Microsemi低功耗PolarFire FPGA開(kāi)發(fā)方案詳解

Microsemi公司的PolarFire FPGA是第五代非易失FPGA器件，采用最新的28nm非易失工藝技術(shù)，具有中等密度和最低功耗，集成了最低功耗的FPGA架構(gòu)，最低功耗的12.7Gbps收發(fā)器，內(nèi)置低功耗雙路PCI Express Gen2 （EP/RP），以及可選擇數(shù)據(jù)安全器件和集成低功耗加密協(xié)處理器。多達(dá)481K邏輯單元，工作電壓1.0V-1.05V，工作溫度商用（0℃- 100℃），工業(yè)用（-40℃ - 100℃）主要用在通信，工業(yè)，航空航天和國(guó)防市場(chǎng)。本文介紹了PolarFire FPGA主要特性，低功耗特性，可靠特性和安全特性，框圖，以及PolarFire FPGA評(píng)估板硬件特性，框圖，電路圖和元件表以及PCB元件布局圖。

PolarFire? FPGAs are the fifth-generation family of non-volatile FPGA devices from Microsemi， built onstate-of-the-art 28nm non-volatile process technology. Cost-optimized PolarFire FPGAs deliver thelowest power at mid-range densities. PolarFire FPGAs lower the cost of mid-range FPGAs by integratingthe industry’s lowest power FPGA fabric， lowest power 12.7 Gbps transceiver lane， built-in low powerdual PCI Express Gen2 （EP/RP）， and， on select data security （S） devices， an integrated low-power cryptoco-processor. PolarFire FPGAs can operate at 1.0 V and 1.05 V， offering the end user the ability to tradeoff power and performance to match the application requirements.This document describes the features of PolarFire FPGA extended commercial （0℃ to 100℃） andindustrial （–40℃ to 100℃） device offerings.

PolarFire FPGA主要特性：

Up to 481K logic elements consisting of a 4-input look-up table （LUT） with a fractureable D-type flipflop20 Kb dual- or two-port large static random access memory （LSRAM） block with built-in single errorcorrect double error detect （SECDED）

64 × 12 two-port μRAM block implemented as an array of latches

18 × 18 math block with a pre-adder， a 48-bit accumulator， and an optional 16 deep x 18 coefficientROM

Built-in μPROM， modifiable at program time， readable at run time for user data storage

High-speed serial connectivity with built-in multi-gigabit multi-protocol transceivers from 250 Mbpsto 12.7 Gbps

Integrated dual PCIe for up to ×4 Gen2 endpoint （EP） and root port （RP） designs

High-speed I/O （HSIO） supporting up to 1600 Mbps DDR4， 1333 Mbps DDR3L， and 1333 Mbps

LPDDR3/DDR3 memories with integrated I/O digital

General purpose I/O （GPIO） supporting 3.3 V， built-in CDR for serial gigabit Ethernet， 1067 Mbps

DDR3， and 1250 Mbps LVDS I/O speed with integrated I/O digital logic

Low-power phase-locked loops （PLLs） and delay-locked loops （DLLs） for high precision and low-jitterV and 1.05 V operating modes

PolarFire FPGA低功耗特性：

Low device static power

Low inrush current

Low power transceivers

Unique Flash*Freeze （F*F） mode

PolarFire FPGA可靠特性：

FPGA configuration cells single event upset （SEU） immune

Built-in SECDED and memory interleaving on LSRAMs

System controller suspend mode for safety-critical designs

PolarFire FPGA安全特性：

Cryptography Research Incorporated （CRI）-patented differential power analysis （DPA） bitstreamprotection

Integrated physically unclonable function （PUF）

56 KBytes of secure non-volatile memory （sNVM）

Built-in tamper detectors and countermeasures

Digest integrity check for FPGA， μPROM， and sNVM

Data security features in S devices—true random number generator， integrated Athena TeraFire

EXP5200B Crypto Coprocessor， suite B capable， and CRI DPA countermeasure pass-through license

Libero? SoCPolarFire FPGA Toolset

Complete FPGA and embedded software development environment

Includes Synplify Pro synthesis and Mentor ModelSim ME simulation

圖1.PolarFire FPGA框圖

PolarFire FPGA評(píng)估板

Microsemi’sPolarFire Evaluation Kit offers high-performance evaluation across a broad class of applications. This kit is ideally suited for high-speed transceiver evaluation， 10Gb Ethernet， IEEE1588， JESD204B， SyncE， CPRI and more. The kit connections include a high pin count （HPC） FPGA mezzanine card （FMC）， numerous SMAs， PCIe， Dual Gigabit Ethernet RJ45， SFP+ and USB. A 300K logic element （LE） PolarFire FPGA with DDR4， DDR3 and SPI-flash allow a broad class of high-performance designs to be developed.

PolarFire FPGA評(píng)估板硬件特性：

300K LE PolarFire FPGA in an FCG1152 Package （MPF300TS-1FCG1152EES）

HPC FMC Connector

1x SFP+ Cage

IEEE1588 PLL

SMA connectors for testing of full-duplex 12.7Gbps SERDES channel

4GB DDR4 x32 and 2GB DDR3 x16

PCI Express （x4） Edge Connector

2 x RJ45 for 10/100/1000 Ethernet using SGMII on GPIO

Dual 10/100/1000BASE-T PHY （VSC8575） for SyncE and 1588 application

SATA Interface

Power Management Unit for 1 or 1.05v PolarFire FPGA core voltage

USB to UART Interface

Embedded programming and debugging using SPI and JTAG

On-board Power Monitoring

2 x 1Gb SPI Flash Memory

The MicrosemiPolarFire? FPGA Evaluation Kit （MPF300-EVAL-KIT）， which is RoHS-compliant，enables you to evaluate the PolarFire family of FPGAs with support for the following interfaces：

? PCI Express Gen1 and Gen2

? 1 GbE

? DDR3 and DDR4 memory

? FMC HPC with 8 Transceiver lanes

? 1 Full-Duplex Transceiver SMAs

? SFP+ Cage

? UART Interface to FTDI device

? SPI Interface to SPI Flash device

PolarFire FPGA評(píng)估板包括：

圖2.PolarFire FPGA評(píng)估板框圖

PolarFire FPGA評(píng)估板主要特性：

The PolarFire Evaluation Board features the PolarFire MPF300TS-1FCG1152I FPGA. The device hasthe following capabilities：

? 20 Kb dual-port or two-port large static random access memory （LSRAM） block with a built-in singleerror correct double error detect （SECDED）

? 64 × 12 two-port μSRAM block implemented as an array of latches

? 18 × 18 Multiply Accumulate （MACC） block with a pre-adder， a 48-bit accumulator， and an optional16 deep × 18 coefficient RO

? Built-in μPROM， modifiable at program time， readable at run time for user data storage

? Digest integrity check for FPGA， μPROM， and sNVM

? Low-power features：

? Low device static power

? Low inrush current

? Low power transceivers

? Unique Flash*Freeze （F*F） mode

? High-performance communication interfaces

The PolarFire Evaluation Board has several standard interfaces， including：

? VSC8575 with two RJ45 connector for 101001000 Mbps Ethernet

? 8 Full-Duplex Transceiver lanes connected through FMC connector

? FMC HPC connector

? DDR3 memory

? DDR4 memory

? Power Sequence and monitor chip

? x4 Lane PCIe Edge connector

? SFP+ connector

? Two SPI Flash devices

圖3.PolarFire FPGA評(píng)估板外形圖

圖4.PolarFire FPGA評(píng)估板電路圖（1）

圖5.PolarFire FPGA評(píng)估板電路圖（2）

圖6.PolarFire FPGA評(píng)估板電路圖（3）

圖7.PolarFire FPGA評(píng)估板電路圖（4）

圖8.PolarFire FPGA評(píng)估板電路圖（5）

圖9.PolarFire FPGA評(píng)估板電路圖（6）

圖10.PolarFire FPGA評(píng)估板電路圖（7）

圖11.PolarFire FPGA評(píng)估板電路圖（8）

圖12.PolarFire FPGA評(píng)估板電路圖（9）

圖13.PolarFire FPGA評(píng)估板電路圖（10）

圖14.PolarFire FPGA評(píng)估板電路圖（11）

圖15.PolarFire FPGA評(píng)估板電路圖（12）

圖16.PolarFire FPGA評(píng)估板電路圖（13）

圖17.PolarFire FPGA評(píng)估板電路圖（14）

圖18.PolarFire FPGA評(píng)估板電路圖（15）

圖19.PolarFire FPGA評(píng)估板電路圖（16）

圖20.PolarFire FPGA評(píng)估板電路圖（17）

圖21.PolarFire FPGA評(píng)估板電路圖（18）

圖22.PolarFire FPGA評(píng)估板電路圖（19）

圖23.PolarFire FPGA評(píng)估板電路圖（20）

圖24.PolarFire FPGA評(píng)估板電路圖（21）

圖25.PolarFire FPGA評(píng)估板電路圖（22）

圖26.PolarFire FPGA評(píng)估板電路圖（23）

圖27.PolarFire FPGA評(píng)估板電路圖（24）

圖28.PolarFire FPGA評(píng)估板電路圖（25）

圖29.PolarFire FPGA評(píng)估板電路圖（26）

圖30.PolarFire FPGA評(píng)估板電路圖（27）

圖31.PolarFire FPGA評(píng)估板電路圖（28）

圖32.PolarFire FPGA評(píng)估板電路圖（29）

圖33.PolarFire FPGA評(píng)估板電路圖（30）

圖34.PolarFire FPGA評(píng)估板電路圖（31）

圖35.PolarFire FPGA評(píng)估板電路圖（32）

圖36.PolarFire FPGA評(píng)估板電路圖（33）

圖37.PolarFire FPGA評(píng)估板電路圖（34）

圖38.PolarFire FPGA評(píng)估板電路圖（35）

圖39.PolarFire FPGA評(píng)估板電路圖（36）

圖40.PolarFire FPGA評(píng)估板電路圖（37）

圖41.PolarFire FPGA評(píng)估板電路圖（38）

圖42.PolarFire FPGA評(píng)估板電路圖（39）

圖43.PolarFire FPGA評(píng)估板電路圖（40）

圖44.PolarFire FPGA評(píng)估板電路圖（41）

PolarFire FPGA評(píng)估板材料元件表：

圖45.PolarFire FPGA評(píng)估板PCB元件布局圖（頂層）

圖46.PolarFire FPGA評(píng)估板PCB元件布局圖（底層）