EMC:共模差模干擾知識大全

什么是EMC

電磁兼容性(Electromagnetic Compatibility,簡稱EMC)，是指設(shè)備或系統(tǒng)在其電磁環(huán)境中符合要求運(yùn)行，并不對其環(huán)境中的任何設(shè)備產(chǎn)生無法忍受的電磁騷擾的能力。故EMC包括EMI和EMS兩個方面的要求：

電磁干擾(Electromagnetic Interference ,簡稱EMI)，可簡單理解為，我的設(shè)備對別人的影響程度。即指設(shè)備在正常運(yùn)行過程中對所在環(huán)境產(chǎn)生的電磁干擾不能超過一定的限值，具體有傳導(dǎo)干擾和輻射干擾兩種；

電磁敏感度(Electromagnetic Susceptibility ,簡稱EMS)，可簡單理解為，我的設(shè)備對別人干擾的容忍程度。即指設(shè)備對所在環(huán)境中存在的電磁騷擾所具有的抗擾度。

電磁干擾EMI

CE 表示傳導(dǎo)發(fā)射(Conducted Emission)，即通過物理線路，對外部設(shè)備的影響。

RE表示輻射發(fā)射(Radiated Emission)，即通過自由空間，對外部設(shè)備的影響。

Flicker表示電壓波動與閃爍。

Harmonic表示諧波污染，即設(shè)備工作時注入到供電網(wǎng)中的諧波，或者說要求設(shè)備的功率因數(shù)不能過低。

電磁敏感度EMS

ESD表示靜電放電(Electro-Static discharge)，即設(shè)備或系統(tǒng)抗靜電泄放干擾的能力。

Surge表示浪涌，即考察設(shè)備抗浪涌干擾的能力。這些瞬變騷擾是由于其他設(shè)備的故障短路，主電源系統(tǒng)切換，間接雷擊等產(chǎn)生的干擾。

RS表示輻射抗擾度(Radiate Susceptibility)，即設(shè)備抵抗射頻輻射干擾的能力。

CS 表示傳導(dǎo)射頻抗擾度(Injected Currents Immunity)，即設(shè)備抵抗傳導(dǎo)騷擾的能力。

EFT/Burst表示快速脈沖群，即設(shè)備抗快速瞬變干擾的能力。這些瞬變騷擾是由于感性負(fù)載的中斷等瞬變動作，導(dǎo)致脈沖成群的出現(xiàn)，脈沖重復(fù)頻率高，上升時間短，單個脈沖能量低等會導(dǎo)致設(shè)備誤動作。

Dips表示電壓暫降或跌落。即衡量設(shè)備抗電壓暫降和跌落的能力。

對應(yīng)標(biāo)準(zhǔn)

不同的設(shè)備使用場景，有著相對應(yīng)的應(yīng)用規(guī)范。故在進(jìn)行EMC基礎(chǔ)設(shè)計前，需先查看該產(chǎn)品相關(guān)的EMC要求規(guī)范，并對其敏感頻段，進(jìn)行重點(diǎn)關(guān)注。

對于軍用設(shè)備，通常采用GJB-151A《軍用設(shè)備和分系統(tǒng)電磁發(fā)射和敏感度測量》標(biāo)準(zhǔn)，具體對應(yīng)測試項(xiàng)目如下：

具體測試原理

EMC限值

一般而言，進(jìn)行如CE、RE等EMC測試時，不同的測試規(guī)范指標(biāo)，均會提供一張或多張類似的限值圖。其縱坐標(biāo)為dBuV，橫坐標(biāo)為頻率，圖中的黑色折線為限值幅度。dBuV=20LogV/Vref，其中，Vref=1uV。即，
40dBuV=100uV

傳導(dǎo)發(fā)射(CE)

其中，EUT為待測設(shè)備，LISN為線路阻抗穩(wěn)定網(wǎng)絡(luò)，Measuring Receiver為測量設(shè)備。

傳導(dǎo)發(fā)射的測量原理如下：當(dāng)電子設(shè)備干擾噪聲的頻率小于30MHz, 電子設(shè)備的電纜對于這類電磁波的波長來說，還不足一個波的波長(30MHz的波長為10m)，即向空中輻射的效率很低，主要依靠線纜向外傳導(dǎo)發(fā)射，這樣若能測得電纜上感應(yīng)的噪聲電壓，就能衡量這一頻段的電磁噪聲干擾程度，這類噪聲就是傳導(dǎo)噪聲。

傳導(dǎo)干擾分類

傳導(dǎo)干擾主要分為兩類，分別是差模干擾和共模感染

差模干擾 ，電流在正負(fù)線上，大小相等方向相反，干擾頻段主要為低中頻段。

共模干擾，電流在正負(fù)線上電流方向相同，需要借助于地線進(jìn)行回流，干擾頻段主要為中高頻段。

LISN線路阻抗穩(wěn)定網(wǎng)絡(luò)

LISN在待測設(shè)備及供電電源之間起高頻隔離作用，避免來自供電電源的噪聲進(jìn)入EUT,影響測量結(jié)果；并.模擬實(shí)際的供電電源阻抗，為EUT的電源端子間提供規(guī)定的阻抗，以使測量結(jié)果統(tǒng)一化；還可將測試頻段內(nèi)的阻抗穩(wěn)定為50歐，以實(shí)現(xiàn)與測量接收機(jī)/頻譜分析儀的輸入阻抗匹配。

線路阻抗穩(wěn)定網(wǎng)絡(luò)LISN的電路示意圖如下：

150KHZ下的阻抗：1uF：1.06ohm，50uH：47ohm，100nF:10.6ohm。1.5MHZ下的阻抗：1uF：0.106ohm，50uH：470ohm，100nF:1.06ohm。即高頻時，50ohm測量阻抗占主導(dǎo)。

對于差模信號，總的阻抗為50Ω串聯(lián)50Ω，共100Ω

對于共模信號，總的阻抗為50Ω并聯(lián)50Ω，共25Ω

準(zhǔn)峰值與平均值

由于EMI為交流信號，故在LISN中會對干擾信號進(jìn)行整流，將交流信號變?yōu)橹绷餍盘枴Ｔ跍y量數(shù)值上，我們將測量值分為準(zhǔn)峰值和平均值。兩種測量值的測量方式也略有不同，具體測量電路如下：

以CISPR22 CLASSB傳導(dǎo)限值為例，對應(yīng)的測量標(biāo)準(zhǔn)如下圖所示：

準(zhǔn)峰值會比平均值高10dB，但平均值因?yàn)V波時間長度較大，故測量速度也較慢。除了標(biāo)準(zhǔn)的準(zhǔn)峰值與平均值外，我們在進(jìn)行實(shí)際測試時，往往還會進(jìn)一步提供測量要求(如進(jìn)一步降低3dB或6dB)，以作為設(shè)備的實(shí)際要求，以保證批量設(shè)備性能指標(biāo)的一致性。

輻射發(fā)射(RE)

其中，EUT為待測設(shè)備，Turntable為旋轉(zhuǎn)轉(zhuǎn)臺，Antenna為測量接收天線，Test Receiver為測量設(shè)備。

輻射發(fā)射的測量原理如下：當(dāng)天線的總長度大于信號波長λ的1/20,會向空間產(chǎn)生有效的輻射發(fā)射，當(dāng)天線的長度為λ/2的整數(shù)倍時，輻射的能量最大。當(dāng)噪聲頻率大于30MHz時，電子設(shè)備的電纜，開孔、縫隙都容易滿足上述條件，形成輻射發(fā)射。旋轉(zhuǎn)轉(zhuǎn)臺需要旋轉(zhuǎn)待測設(shè)備，將設(shè)備的不同角度對準(zhǔn)測量天線；并且，測試天線也需要調(diào)整至不同高度，對設(shè)備輻射進(jìn)行測量。

如何解決CE超標(biāo)問題

差模or共模超標(biāo)？

當(dāng)傳導(dǎo)發(fā)射超限值時，如何區(qū)分超標(biāo)是差模量超標(biāo)還是共模量超標(biāo)呢？

如果為三線系統(tǒng)，由于共模干擾需要借助于地線進(jìn)行回流，故可通過斷開系統(tǒng)的地線連接的方式進(jìn)行測量分析，即為剩余的差模分量。

如果為兩線系統(tǒng)，共模干擾也可能通過寄生電容等方式進(jìn)行回流，只是相對而言阻抗較大。針對這種情況，可通過在輸入端口外添加一個較大的X電容，盡可能降低設(shè)備的差模分量，測量結(jié)果基本上僅為共模分量。

差模信號產(chǎn)生原因

對于一個待測設(shè)備，隔離電源前的電路可簡化表示為下圖。

在左側(cè)的LISN回路中，回路的阻抗很低，主要是100Ω。Vdm主要取決于電路中的ESL、ESR和MOS管的di/dt。

故通常加入差模電感與差模電容對差模信號進(jìn)行抑制。L1和C1構(gòu)成低通濾器， L1通常幾十到幾百uH，或者是共模電感的漏感；C1通常是0.1uF到1uF（低ESR、ESL)。這是由于通過差模電感的電流量較大，當(dāng)電感取值較大值時，電感的體積也較大。故使用較大的電容和較小的電感。

當(dāng)后級電路功率較大，差模信號則也越大，一級的LC濾波器可能無法進(jìn)行有效抑制。故可考慮增加多級級聯(lián)的LR濾波器對差模信號進(jìn)行抑制。

差模濾波器干擾

當(dāng)差模干擾量超出限值時，一般會考慮加大LC濾波。但實(shí)際應(yīng)用中，卻會出現(xiàn)，加大電容C，沒有太大改善，繼續(xù)加大，甚至導(dǎo)致差模干擾惡化。

這可能是由于LC差模濾波器所構(gòu)成的電流環(huán)，被空間中輻射的電磁信號被干擾了。

空間中的輻射源可能是存在漏磁的反激變壓器，或是電路中存在的高頻電流環(huán)等。

這就要求在實(shí)際設(shè)計過程中，C1要盡可能靠近輸入口；使用雙絞線至插座；并將C1放入屏蔽腔。

共模信號產(chǎn)生原因

對于一個待測設(shè)備，隔離電源前的電路可簡化表示為下圖。

漏極到機(jī)殼地之間，存在著寄生電容C3；變壓器的原邊與副邊，存在著寄生電容C3；在副邊與地之間，存在著寄生電容C4。

在左側(cè)的LISN回路中，回路的阻抗很低，主要是25Ω。又因?yàn)樵陔娐分写嬖谥^高的dv/dt時，會產(chǎn)生共模信號干擾，并以寄生電容作為信號回路，且只要有著很小的寄生電容，共模干擾就會超標(biāo)。

故通常在電路中插入共模電感與共模電容對共模信號進(jìn)行抑制。T2C1C2構(gòu)成低通濾波電路，C1C2受漏電流限制(1nF到4.7nF)，T1T2通常1mH到10mH。這是由于當(dāng)共模電容較大時，會導(dǎo)致電路至機(jī)殼地之間的漏電流較大，故共模電容的大小取決于漏電流的限制；而又由于共模電路相對較小，故使用較大的電感量，也可以做到較小的體積。

同理，當(dāng)當(dāng)后級電路功率較大，共模信號則也越大，一級的LC濾波器可能無法進(jìn)行有效抑制。故可考慮增加多級級聯(lián)的LR濾波器對差模信號進(jìn)行抑制。

共模信號抑制的方法

在電路地回線與機(jī)殼地之間跨接一個電容C5。C5為共模電流提供最直接的返回路徑；C5和漏級到殼的寄生電容構(gòu)成分壓網(wǎng)絡(luò)，假設(shè)C5為寄生電容的10倍，則共模電流變成原來的1/10。

減小漏極到機(jī)殼地之間的寄生電容Ccm，具體方法為將MOS管的散熱器接至靜點(diǎn)，一般會選擇接至電路地回線，散熱器不能連接機(jī)殼地

減小MOS管漏極PCB走線到機(jī)殼地的機(jī)身電容；減少變壓器原邊和副邊間的機(jī)身電容。

典型應(yīng)用電路舉例

電源模塊噪聲產(chǎn)生原因

電源模塊運(yùn)行時會產(chǎn)生輻射和傳導(dǎo)兩種電磁干擾噪聲。輻射噪聲主要源于模塊中的電壓和電流的快速變化，而電壓和電流的快速變化又是源于功率開關(guān)器件的開啟和關(guān)斷，同時模塊的機(jī)械結(jié)構(gòu)也對輻射噪聲有一定的影響。一般模塊設(shè)計中采用吸收器（Snubber）減小功率器件開關(guān)時由于快速變化的電壓和電流產(chǎn)生的高頻震蕩。當(dāng)選用金屬基板時，將金屬基板接地或者是接到電位相對穩(wěn)定的點(diǎn)上就可以起到一定的屏蔽效果。

傳導(dǎo)噪聲又可細(xì)分為差模噪聲和共模噪聲。差模噪聲出現(xiàn)在輸入及輸出正負(fù)引腳之間, 主要在輸入端；電源模塊中的功率開關(guān)器件的脈寬調(diào)制（PWM）是產(chǎn)生此類噪聲的根源。共模噪聲出現(xiàn)在輸入及輸出引腳與地之間，其強(qiáng)弱與諸多內(nèi)外在因素相關(guān)。為進(jìn)一步減少噪聲干擾，應(yīng)用中一般需要加外部差模和共模濾波器。電磁干擾是一個系統(tǒng)問題，受模塊以外的諸多因素影響，如機(jī)柜設(shè)計、使用模塊的電路板的布線設(shè)計等；故濾波器的結(jié)構(gòu)和濾波元件的參數(shù)均可能因系統(tǒng)的不同而有一定的差異。

典型EMC推薦電路

C1， C2， C3，和 C4 為差模濾波電容。其中 C2 應(yīng)為低等效串聯(lián)電阻（ESR）的較大容量的電容（如電解電容）；C1，C3，和 C4 一般均為等效串聯(lián)電阻和等效串聯(lián)電感 (ESL)都很小的陶瓷電容，為高頻噪聲電流提供低阻回路。關(guān)于C2 容量的選擇，對輸入最低電壓為 36V 的模塊，建議每100 瓦輸入功率用 33-100uF；對輸入最低電壓為 18V 的模塊，建議每 100 瓦輸入功率用 100-330uF。電容的電壓等級應(yīng)大于最高的輸入電壓。C2 還須有足夠的電流定額以滿足高溫大負(fù)載長期運(yùn)行的需要。C2 的主要功能是防止模塊輸入端的供電電源輸出阻抗過高，以保證在各種實(shí)際的條件下模塊均能穩(wěn)定運(yùn)行。如果供電電源的輸出阻抗較低，距離模塊較近， C2 的容量也可以適當(dāng)減小。C2 在保證穩(wěn)定性的同時也為模塊產(chǎn)生的輸入紋波電流提供了一個通路。電容 C7 - C10 是共模高頻去耦電容，容值通常在 10nF 至 0.1uF 之間。根據(jù)輸入輸出接地的方式不同，這些電容中有些須為高壓電容。在大多數(shù)應(yīng)用中，增加輸出電容 C4 可以改進(jìn)輸出動態(tài)響應(yīng)和減少輸出引線電感引起的電壓振蕩。通常這些輸出電容也應(yīng)為低等效串聯(lián)電阻的電容(如陶瓷電容)。L1， L2 需要根據(jù)實(shí)際的輸入電流和系統(tǒng)實(shí)際 EMC 要求來選取，一般從幾十 uH 到幾百 uH不等。

EMC解決對策

EMI問題的解決步驟

EMI問題的解決，主要有以下幾個步驟：

找出重要的EMI干擾源

找出關(guān)鍵路徑

尋找合適的IC和優(yōu)化PCB布局

增加EMI濾波器、吸收電路、屏蔽等

常見EMI處理對策

MOS管slew rate控制（門極驅(qū)動電阻、漏源極snubber）

MOS管二極管電流斜率控制（磁珠）

減小磁場天線效應(yīng)（找出di/dt環(huán)并減小、變壓器加腰帶）

減小電場輻射（找出dv/dt并找出寄生耦合電容并減小、變壓器做屏蔽、Y電容等）

濾波器（差模filter、共模filter、高頻磁珠）

采用抖頻技術(shù)

電源EMC設(shè)計檢查清單

具體在進(jìn)行電路設(shè)計時，需要考慮如下幾個設(shè)計要求：