FPGA中浮點(diǎn)四則運(yùn)算的實(shí)現(xiàn)過程

由于定點(diǎn)的四則運(yùn)算比較簡(jiǎn)單，如加減法只要注意符號(hào)擴(kuò)展，小數(shù)點(diǎn)對(duì)齊等問題即可。在本文中，運(yùn)用在前一節(jié)中描述的自定義浮點(diǎn)格式FPGA中數(shù)的表示方法（下），完成浮點(diǎn)四則運(yùn)算的實(shí)現(xiàn)過程

1.自定義浮點(diǎn)格式加（減）法運(yùn)算

基于FPGA 實(shí)現(xiàn)的浮點(diǎn)加法運(yùn)算包括了一系列對(duì)尾數(shù)和指數(shù)部分的操作：移位、交換、格式化、舍入和格式化等。如下圖所示，自定義浮點(diǎn)流水加法器實(shí)現(xiàn)結(jié)構(gòu)主要分為兩部分：基本加法器部分和格式化操作部分。

在圖(a)中的基本加法器，首先比較兩個(gè)操作數(shù)的指數(shù)部分，較大的指數(shù)加上1之后，寄存輸出（保證流水輸出）作為加法和的指數(shù)部分；另一方面根據(jù)指數(shù)部分的比較結(jié)果，交換尾數(shù)的位置，即需要對(duì)較小的尾數(shù)進(jìn)行右移對(duì)齊；之后尾數(shù)部分相加，得到的結(jié)果高位截取后輸出作為加法和的尾數(shù)部分。由于操作數(shù)A 和B 的尾數(shù)部分首先需要符號(hào)位拓展之后進(jìn)行才進(jìn)行下一步操作，而最后的和是直接高位截取輸出的，故導(dǎo)致加法結(jié)果比實(shí)際值小一倍，這就是前面指數(shù)需要加上1輸出的原因。對(duì)于(b)中的格式化操作，首先對(duì)來自基本加法器的尾數(shù)和指數(shù)進(jìn)行預(yù)處理，然后計(jì)算尾數(shù)部分的符號(hào)位個(gè)數(shù)。最后根據(jù)計(jì)算得到的符號(hào)位個(gè)數(shù)，左移尾數(shù)后輸出尾數(shù)部分，而指數(shù)則減去符號(hào)位數(shù)作為指數(shù)部分輸出。

如果是一次而輸入加法則以這樣的結(jié)構(gòu)即可，但如果涉及多次加法，以流水形式完成，則在結(jié)構(gòu)上可以作更好的優(yōu)化。如下是四輸入和八輸入加法器的結(jié)構(gòu)：

如上所示的情況，可知，這樣的方法可以減少格式化操作，而格式化操作在整個(gè)運(yùn)算過程中消耗相對(duì)比較多的資源，因此這樣的實(shí)現(xiàn)結(jié)構(gòu)可以有效的減少硬件資源的消耗。

3. 乘加運(yùn)算

浮點(diǎn)乘法運(yùn)算較為簡(jiǎn)單，對(duì)應(yīng)的尾數(shù)部分進(jìn)行相乘，指數(shù)部分進(jìn)行相加。尾數(shù)相乘部分采用XILINX 乘法器IP即可。需要注意的是，乘法結(jié)果輸出的位寬指定，在乘法器IP中，按一般流程下來，乘完之后的結(jié)果是保留兩位符號(hào)位（假設(shè)乘數(shù)都是一個(gè)符號(hào)的情況），即多出一個(gè)符號(hào)位，按小數(shù)乘法分析的話，值的情況是比實(shí)際結(jié)果小一倍，在截位輸出的時(shí)候需要做一定的取舍（是從最高位開始截位輸出，還是次高位開始截位輸出；如果從最高位截位輸出，則結(jié)果比實(shí)際值小一倍，如果從次高位截位輸出只有一種情況會(huì)溢出，即兩個(gè)乘數(shù)都為-1的情況，這種情況如果從次高位截位輸出則會(huì)錯(cuò)誤，其余情況都是正確的）。

這里需要進(jìn)一步討論的是乘加操作，數(shù)字信號(hào)處理中常常會(huì)遇到操作，如FIR濾波器。按本文的設(shè)計(jì)思路乘加運(yùn)算也可以節(jié)省一次格式化運(yùn)算，設(shè)計(jì)方法如下：

這樣即可省去乘法器中的格式化過程，將乘法的中間結(jié)果直接輸入給加法器，最后再進(jìn)行格式化輸出。

4. 自定義浮點(diǎn)除法器詳細(xì)設(shè)計(jì)

現(xiàn)有的除法硬件實(shí)現(xiàn)算法主要可以分為三類：查表法、數(shù)字迭代法和函數(shù)迭代法?；诓檎冶淼膶?shí)現(xiàn)方法實(shí)現(xiàn)結(jié)構(gòu)簡(jiǎn)單，只需進(jìn)行簡(jiǎn)單的查表操作即可，但是其精度多一位，則查找表大小就要增加一倍，顯然不適合實(shí)現(xiàn)高精度除法器；數(shù)字迭代法中應(yīng)用最廣的是SRT算法，這類算法基于減法運(yùn)算，商的精度隨減法迭代次數(shù)而線性增長(zhǎng)，故為了得到高精度，資源消耗也是相當(dāng)嚴(yán)重。函數(shù)迭代算法中最典型的兩種算法是Newton Raphson和Goldschimidt算法，這兩種算法是采用乘法運(yùn)算來實(shí)現(xiàn)對(duì)商的精度的逼近，商的精度隨著迭代次數(shù)而呈指數(shù)增長(zhǎng)，適用于高精度的除法運(yùn)算。

本質(zhì)上Goldschimidt和Newton Raphson兩種算法的原理是一致的，Goldschimidt算法的實(shí)質(zhì)就是對(duì)牛頓迭代算法的迭代操作進(jìn)行重新排列，使得Goldschimidt算法中的乘法操作可以并行進(jìn)行處理，故在利用硬件實(shí)現(xiàn)除法時(shí)，Goldschimidt算法較Newton Raphson在速度上更具優(yōu)勢(shì)。以下詳細(xì)分析一下Goldschmidt算法的原理

函數(shù)g(y)在p點(diǎn)的泰勒展開公式如下：

對(duì)于除法來說，希望得到如下的等式關(guān)系：

即可以得到倒數(shù)函數(shù)的展開公式，然而，倒數(shù)函數(shù)無法作泰勒展開，故采用麥克勞林展開公式，采用的函數(shù)表達(dá)如下：

令 f(x)=1/b，則有x=b-1，由0.5≤b＜1，得abs(x)≤0.5 ，故：

上述公式因式分解后可得如下公式：

q值可以實(shí)現(xiàn)如下迭代過程，其近似的商可以表示如下：

其中Ni和Di分別是算法執(zhí)行i步后得到的分子和分母。當(dāng)Di趨近1時(shí)，Ni就趨近于q了。迭代開始時(shí)，令N0=a，D0=b。第一次迭代，時(shí)，N1=R0*N0，其中R0= 1-x = 2-b?？傻玫饺缦?

類似地，下次迭代令R1= 2-D1= 1+y^2，則可以得到:

故可以得到Goldschmidt算法的迭代過程，總結(jié)如下：

故通過對(duì)初始種子進(jìn)行多次迭代而不斷逼近目標(biāo)精度。

現(xiàn)有的Glodschimidt算法都是基于標(biāo)準(zhǔn)的IEEE 754雙精度格式，其算法過程可以描述如下圖所示：

上圖中的approx（1/B）步驟需要得到精度不高的近似的倒數(shù)，這里采用直接查找表的形式，這種形式最為簡(jiǎn)單，直接查找倒數(shù)表得到除數(shù)（B）的倒數(shù)近似值，然后在使用該值進(jìn)行上圖所示的函數(shù)迭代來得到更高精度的除數(shù)倒數(shù)逼近值。直接查找表得到的近似值的精度取決于查表的索引長(zhǎng)度及其表項(xiàng)長(zhǎng)度。故要使初始值的精度增加1位，則查找表的空間就需要翻一倍。對(duì)于現(xiàn)階段的FPGA，其存儲(chǔ)資源已經(jīng)非常多，故在FPGA實(shí)現(xiàn)直接查找表，其資源消耗是相對(duì)很小的。

IEEE-754標(biāo)準(zhǔn)的浮點(diǎn)數(shù)尾數(shù)的值范圍為[1,2），在不考慮符號(hào)位的情況下，尾數(shù)D形如1.d1d2d3…dn。則其倒數(shù)范圍(0.5,1]。而自定義的浮點(diǎn)的尾數(shù)格式為 .1d1d2d3…dn, 即表示的值的范圍[0.5,1），則其倒數(shù)范圍為(1,2]。這樣的區(qū)別導(dǎo)致在整個(gè)大框架下具體的實(shí)現(xiàn)內(nèi)容情況發(fā)生變化。需要對(duì)整個(gè)算法的每一步驟做好設(shè)計(jì)。

誠如上述，自定義格式的浮點(diǎn)中，得到的倒數(shù)范圍為(1,2]，而我們自定義的浮點(diǎn)格式表示的范圍為[0.5,1），故我們須將(1,2]改成(0.5,1] * 2，其中的(0.5,1]由尾數(shù)表示，而2則由指數(shù)表示。故查找表中的表項(xiàng)表示的值是實(shí)際倒數(shù)值的1/2?，F(xiàn)假設(shè)階段后的除數(shù)輸入表示為0.1d1d2d3…dn，則輸出的除數(shù)倒數(shù)值可表示為21 * 0.1b1b2b3…bm，則查表所需的查找表大小為：

而在FPGA中，采用塊RAM進(jìn)行實(shí)現(xiàn)，每個(gè)塊RAM大小36k，而本實(shí)現(xiàn)中，初始精度的設(shè)計(jì)需要達(dá)到14位左右，這樣，則輸出位寬m表示為13至16都消耗同等資源，而后邊的算法迭代中，設(shè)計(jì)的乘法器位寬當(dāng)為有符號(hào)數(shù)16x52消耗的DSP48乘法模塊的資源為3，是最為折中的方法，故采用m為15，直接查找表中的每一項(xiàng)直接表示為0.1b1b2b3…bm，這樣表的輸出為16位，正好與后邊的乘法器位寬對(duì)應(yīng)上。

4.1 查找表設(shè)計(jì)

直接查找表方法中，最常用的是常數(shù)分段逼近方法，該算法的核心是確定截?cái)噍斎霐?shù)0.1d1d2d3…dn0和后一位截?cái)噍斎霐?shù)0.1d1d2d3…dn1，的中點(diǎn)數(shù)值，然后計(jì)算該值的倒數(shù)，最后加上2^(-(m+2))，并對(duì)得到的結(jié)果進(jìn)行舍入到0.1b1b2b3…bm，故查找表中的每一項(xiàng)可以表示為：

其中0.1d1d2d3…dn。對(duì)于輸出位寬m=k+g，能得到的設(shè)計(jì)精度如下表格：

假設(shè)確定k=13，m=16，故得到的最小精度為13.912。

4.2 迭代過程

對(duì)應(yīng)的函數(shù)迭代過程也發(fā)生相應(yīng)地改變，這里設(shè)計(jì)時(shí)應(yīng)該考慮每一步驟中的指數(shù)變化情況。相應(yīng)的設(shè)計(jì)過程如下圖所示：

另外在實(shí)現(xiàn)多分子單分母，形如(A+C)/B，為了更省時(shí)間和空間資源可以采取如下圖所示的實(shí)現(xiàn)策略：

整個(gè)算法的流水過程如下：

至此，完成自定義浮點(diǎn)格式的四則運(yùn)算。