0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Achronix Speedcore eFPGA的特性和功能

Achronix ? 來(lái)源:Achronix ? 2024-11-15 14:28 ? 次閱讀

Speedcore嵌入式FPGA(embedded FPGA,eFPGA)知識(shí)產(chǎn)權(quán)(IP)產(chǎn)品Achronix公司于2016年推出的顛覆性技術(shù),并于當(dāng)年開始向最終客戶交付,目前出貨量已經(jīng)超過(guò)2500萬(wàn)。

Achronix的第四代Speedcore eFPGA IP(Speedcore Gen4),該產(chǎn)品添加了機(jī)器學(xué)習(xí)處理器(MLP)模塊,在保留原有功能的基礎(chǔ)上,將性能提高了60%、功耗降低了50%、芯片面積減少65%,可為需要大量計(jì)算和I/O帶寬的全新人工智能/機(jī)器學(xué)習(xí)及高性能應(yīng)用提供強(qiáng)有力的支持。Speedcore Gen4在多個(gè)工藝節(jié)點(diǎn)上可用,包括臺(tái)積電(TSMC)的7納米工藝技術(shù)等。

利用Speedcore eFPGA IP,客戶可以將FPGA功能集成到他們的SoC中,使他們既可以擁有在ASIC中才能實(shí)現(xiàn)的最佳硬件加速平衡,又可以擁有FPGA技術(shù)的靈活性和可編程性。

本文詳細(xì)介紹了Speedcore eFPGA的特性和功能,歡迎您閱讀,以進(jìn)一步了解該產(chǎn)品。您也可以在Achronix微信公眾號(hào)的“產(chǎn)品介紹”欄目中隨時(shí)閱讀本文。

產(chǎn)品亮點(diǎn)

Speedcore嵌入式FPGA(eFPGA)知識(shí)產(chǎn)權(quán)(IP)——唯一一款已在各種大規(guī)模量產(chǎn)應(yīng)用中采用的eFPGA技術(shù)。

客戶可自定義eFPGA的資源,包括邏輯資源、RAM資源、機(jī)器學(xué)習(xí)處理器(MLP)/DSP模塊、二維片上網(wǎng)絡(luò)(2D NoC):

邏輯單元——6輸入查找表(LUT),并且集成了廣泛的MUX函數(shù)和快速加法器

邏輯RAM —— LRAM2k每個(gè)存儲(chǔ)模塊的容量為2kb;LRAM4k每個(gè)存儲(chǔ)模塊的容量為4kb

塊RAM —— BRAM72k每個(gè)存儲(chǔ)模塊的容量為72kb;BRAM20k每個(gè)存儲(chǔ)模塊的容量為20kb

DSP64模塊——每個(gè)模塊都帶有18×27乘法器、64位累加器和27位預(yù)加器

機(jī)器學(xué)習(xí)處理器(MLP)——在DSP64基礎(chǔ)上做了升級(jí)。支持整數(shù)(int4/int8/in16/int32)和浮點(diǎn)格式(FP24,FP16,bfloat16)。對(duì)不同的乘法器精度,每個(gè)MLP可支持的乘法器數(shù)量會(huì)不同,最多支持32個(gè)乘法器/累加器(MAC)

2D NoC——用戶還可以在定制二維片上網(wǎng)絡(luò)2D NoC,以實(shí)現(xiàn)大帶寬的高效數(shù)據(jù)交互。

客戶自定義的模塊

Achronix以一個(gè)GDSII的形式提供eFPGA IP。

SpeedcoreIP在以下工藝技術(shù)節(jié)點(diǎn)上可用:

TSMC 16FFC

TSMC 12FFC

TSMC N7/N6

TSMC N3A

SpeedcoreIP也可以移植到其他工藝節(jié)點(diǎn)上

Speedcore的性能:

最高運(yùn)行頻率:750MHz

典型運(yùn)行頻率:300MHz-500MHz

延遲最低的接口

在Speedcore實(shí)例與宿主SoC之間僅有一步延遲

支持零延遲接口

Achronix的ACE設(shè)計(jì)工具可為Speedcore IP提供支持:

功能齊全的工具可為以Speedcore eFPGA為目標(biāo)的RTL進(jìn)行綜合、布局、布線和優(yōu)化性能等操作

包括用于綜合的Synplify Pro工具

易于評(píng)估:

使用Achronix的ACE設(shè)計(jì)工具進(jìn)行基準(zhǔn)測(cè)試的設(shè)計(jì)

使用VectorPath加速卡驗(yàn)證功能

Speedcore eFPGA IP為ASIC和SoC帶來(lái)了可編程邏輯的強(qiáng)大功能和靈活性。客戶明確其邏輯LUT、RAM、MLP/DSP資源、NoC等需求,然后Achronix就會(huì)配置滿足其個(gè)性化需求的Speedcore IP。Speedcore查找表(LUT)、RAM、MLP和DSP64模塊等可以像積木一樣進(jìn)行組裝,從而為任何給定的應(yīng)用創(chuàng)建優(yōu)化的可編程結(jié)構(gòu)。在Speedcore IP的交付包中,還包括一個(gè)ACE設(shè)計(jì)工具的個(gè)性化版本,用于對(duì)Speedcore IP進(jìn)行編程。

wKgaoWc26mKACBfjAAKXMk9BiR4075.png

Speedcore集成框圖

Speedcore eFPGA技術(shù)已實(shí)現(xiàn)量產(chǎn),并且自2016年起開始交付給最終客戶,目前出貨量已經(jīng)超過(guò)2500萬(wàn)。Achronix的客戶包括一些全球最大的科技公司。這些公司已經(jīng)認(rèn)識(shí)到Speedcore IP是一種顛覆性技術(shù),可以使他們顯著提高其系統(tǒng)的整體性能。

在SoC中嵌入Speedcore技術(shù)將帶來(lái)諸多好處,與一款獨(dú)立的FPGA芯片相比,Speedcore eFPGA IP提供了以下優(yōu)點(diǎn):

降低75%的功耗

節(jié)省90%的成本

1/100的延遲

高10倍的帶寬

wKgZoWc26mKAR2deAAKZx1rvDDE235.png

Speedcore eFPGA可以最小化芯片面積,提高性能,降低功耗,減少成本并且令SoC設(shè)計(jì)歷久彌新

經(jīng)過(guò)驗(yàn)證的技術(shù)

構(gòu)建SoC的成本和風(fēng)險(xiǎn)非常高,不能冒險(xiǎn)使用未經(jīng)驗(yàn)證的嵌入式IP。Achronix是唯一一家可以同時(shí)大批量生產(chǎn)并交付eFPGA和獨(dú)立FPGA的公司。設(shè)計(jì)人員可以100%確信SpeedcoreIP將會(huì)正常工作,因?yàn)樗训玫饺娴尿?yàn)證,并且經(jīng)過(guò)了流片驗(yàn)證。

工藝技術(shù)

Speedcore IP在臺(tái)積電的16FFC, 12FFC,N7/N6, N3A工藝節(jié)點(diǎn)上均可用。對(duì)于其他工藝技術(shù),Achronix可以輕松移植SpeedcoreIP以支持其需求。請(qǐng)聯(lián)系A(chǔ)chronix獲取更多關(guān)于移植Speedcore技術(shù)的詳細(xì)信息。

評(píng)估Speedcore eFPGA

在將Speedcore技術(shù)部署于SoC中之前,Achronix可以輕松地對(duì)其進(jìn)行評(píng)估:

通過(guò)使用一個(gè)Speedcore eFPGA的示例實(shí)例,Achronix的ACE設(shè)計(jì)工具可被用來(lái)編譯設(shè)計(jì),以對(duì)性能、資源使用率和編譯時(shí)間等進(jìn)行評(píng)估。

Achronix使用其Speedcore芯片尺寸生成器(Speedcore Die Size Builder)工具來(lái)估算eFPGA實(shí)例的大小。

評(píng)估設(shè)計(jì)可以被加載到Achronix的VectorPath加速卡中,以驗(yàn)證功能和性能。

此外,SpeedcoreIP附帶超過(guò)一千頁(yè)的詳細(xì)文檔,以幫助您將該技術(shù)集成到您的SoC中。Achronix還提供了如下一些現(xiàn)場(chǎng)教程

基準(zhǔn)測(cè)試和評(píng)估

物理設(shè)計(jì)實(shí)現(xiàn)

時(shí)鐘和復(fù)位網(wǎng)絡(luò)設(shè)計(jì)

時(shí)序收斂

配置

驗(yàn)證

Speedcore支持廣泛的應(yīng)用

將Speedcore技術(shù)嵌入復(fù)雜的器件中,除了這些直接客觀上的各項(xiàng)優(yōu)勢(shì),設(shè)計(jì)人員還可以為其SoC設(shè)計(jì)增加獨(dú)有的、長(zhǎng)期的價(jià)值。Speedcore IP內(nèi)核作為可重新配置的協(xié)處理器和硬件加速器來(lái)支持各種各樣的任務(wù),相比面向字的(word-oriented)CPU架構(gòu),這些任務(wù)在面向位的(bit-oriented)FPGA架構(gòu)上執(zhí)行時(shí)顯然更加高效——諸如SQL卸載引擎、inline I/O處理、加密、搜索引算法加速、壓縮和增強(qiáng)多媒體處理等功能。無(wú)論是使用Speedcore技術(shù)已實(shí)現(xiàn)量產(chǎn)的應(yīng)用,還是目前正在由SoC設(shè)計(jì)人員使用Speedcore IP實(shí)現(xiàn)的應(yīng)用,其范圍都在不斷擴(kuò)大。

關(guān)于Achronix半導(dǎo)體公司

Achronix半導(dǎo)體公司是一家私有的、采用無(wú)晶圓廠模式的半導(dǎo)體公司,總部位于美國(guó)加利福尼亞州圣克拉拉市,同時(shí)提供高性能FPGA和嵌入式FPGA(eFPGA)解決方案。Achronix歷來(lái)都是高性能FPGA市場(chǎng)向前發(fā)展的推動(dòng)者之一。Achronix提供的產(chǎn)品包括可編程的FPGA結(jié)構(gòu),具有硬連線系統(tǒng)級(jí)模塊的高性能、高密度獨(dú)立FPGA,數(shù)據(jù)中心和高性能計(jì)算(HPC)硬件加速器板,以及支持所有Achronix產(chǎn)品的一流EDA軟件。公司在美國(guó)、歐洲和中國(guó)都設(shè)有銷售辦公室和代表處,在印度班加羅爾設(shè)有一間研發(fā)和設(shè)計(jì)辦公室。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 處理器
    +關(guān)注

    關(guān)注

    68

    文章

    19286

    瀏覽量

    229833
  • 嵌入式
    +關(guān)注

    關(guān)注

    5082

    文章

    19126

    瀏覽量

    305184
  • Achronix
    +關(guān)注

    關(guān)注

    1

    文章

    76

    瀏覽量

    22539
  • efpga
    +關(guān)注

    關(guān)注

    1

    文章

    33

    瀏覽量

    15680

原文標(biāo)題:Speedcore eFPGA產(chǎn)品介紹

文章出處:【微信號(hào):Achronix,微信公眾號(hào):Achronix】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    AchronixSpeedcore? Custom Blocks定制單元塊為數(shù)據(jù)加速系統(tǒng)再添動(dòng)力

    Achronix今日宣布為其eFPGA IP解決方案推出Speedcore custom blocks定制單元塊。Achronix Speedco
    的頭像 發(fā)表于 10-19 11:47 ?5394次閱讀

    ?Achronix定制單元塊大幅提升Speedcore eFPGA性能

    【導(dǎo)讀】為了滿足人工智能、機(jī)器學(xué)習(xí)、無(wú)人駕駛、ADAS等應(yīng)用提出的越來(lái)越高的特殊計(jì)算需求,Achronix宣布為其eFPGA IP解決方案推出Speedcore定制單元塊,這是一種可以將功耗和面積降至最低、同時(shí)將數(shù)據(jù)流通量最大化
    發(fā)表于 10-19 11:28 ?1090次閱讀

    Achronix宣布用于SoC加速的Speedcore嵌入式FPGA IP產(chǎn)品開始供貨

    Achronix Semiconductor公司今日宣布:推出可集成至客戶系統(tǒng)級(jí)芯片(SoC)中的Speedcore? 嵌入式FPGA(embedded FPGA ,
    發(fā)表于 10-11 18:12 ?1137次閱讀

    全新Speedcore標(biāo)準(zhǔn)比FPGA更高效,大幅縮減芯片面積及功耗

    Speedcore嵌入式FPGAeFPGA)IP產(chǎn)品可以被嵌入到一款A(yù)SIC或者SoC之中,客戶通過(guò)細(xì)化其所需的邏輯功能、RAM存儲(chǔ)器和DSP資源,然后
    發(fā)表于 10-18 15:26 ?1758次閱讀
    全新<b class='flag-5'>Speedcore</b>標(biāo)準(zhǔn)比<b class='flag-5'>FPGA</b>更高效,大幅縮減芯片面積及功耗

    Achronix宣布為其eFPGA IP解決方案推出定制單元塊

    Achronix 今日宣布為其eFPGA IP解決方案推出Speedcore custom blocks定制單元塊。Achronix Speedco
    發(fā)表于 01-22 16:42 ?955次閱讀

    Achronix宣布:已完成SpeedcoreTM eFPGA量產(chǎn)驗(yàn)證芯片的全芯片驗(yàn)證

    美國(guó)加利福尼亞州圣克拉拉市--2018年1月19日—基于現(xiàn)場(chǎng)可編程門陣列(FPGA)的硬件加速器器件和嵌入式FPGAeFPGA)硅知識(shí)產(chǎn)權(quán)領(lǐng)域領(lǐng)導(dǎo)性企業(yè)Achronix半導(dǎo)體公司
    發(fā)表于 01-22 16:46 ?1948次閱讀

    Achronix與Mentor攜手帶來(lái)高等級(jí)邏輯綜合(HLS)與FPGA技術(shù)之間的連接

    AchronixSpeedcore系列eFPGA可得到Catapult HLS的全面支持。 Catapult HLS為FPGA流程提供集成化設(shè)計(jì)與開發(fā)環(huán)境,率先支持5G無(wú)線應(yīng)用。
    的頭像 發(fā)表于 08-30 10:09 ?7741次閱讀

    解密:Achronix 7nm eFPGA的設(shè)計(jì)方法

    Achronix在他們最新推出的第四代eFPGA產(chǎn)品Speedcore Gen4 eFPGA IP時(shí),除了TSMC 7nm工藝所產(chǎn)生的對(duì)標(biāo)聯(lián)想外,其在設(shè)計(jì)方法上也走了更多。
    發(fā)表于 11-30 14:37 ?3058次閱讀

    Achronix半導(dǎo)體全面對(duì)接Speedcore eFPGA技術(shù)

    該組項(xiàng)目將使研究機(jī)構(gòu)和公司能夠使用Achronix高性能Speedcore eFPGA技術(shù)快速構(gòu)建低成本測(cè)試芯片
    的頭像 發(fā)表于 12-01 08:25 ?3159次閱讀

    Achronix推出其第四代嵌入式FPGA產(chǎn)品

    Achronix半導(dǎo)體公司推出其第四代嵌入式FPGA產(chǎn)品Speedcore Gen4 eFPGA IP,以支持客戶將FPGA
    發(fā)表于 12-10 17:28 ?764次閱讀

    Achronix推出全新EFPGA項(xiàng)目,幫工程師快速構(gòu)建低成本測(cè)試芯片!

    和公司能夠全面對(duì)接Achronix領(lǐng)先Speedcore eFPGA技術(shù)。 eFPGA技術(shù)正在迅速地成為基于系統(tǒng)級(jí)芯片(SoC)的CPU卸載功能
    發(fā)表于 12-24 14:47 ?1265次閱讀

    Achronix宣布其Speedcore eFPGA IP核出貨量超千萬(wàn)個(gè)

     Achronix Speedcore eFPGA IP使客戶公司能夠?qū)?b class='flag-5'>FPGA功能集成到其ASIC或SoC器件中。
    發(fā)表于 03-26 10:18 ?2065次閱讀

    Achronix Speedcore eFPGA IP性能介紹

    相對(duì)于FPGA+SoC的方案,集成了eFPGA的SoC或者ASIC將在功耗、單位成本、延遲和連接帶寬方面獲得巨大收益,其價(jià)值已經(jīng)得到全球數(shù)十家頂級(jí)創(chuàng)新公司驗(yàn)證。
    發(fā)表于 12-23 10:21 ?433次閱讀
    <b class='flag-5'>Achronix</b> <b class='flag-5'>Speedcore</b> <b class='flag-5'>eFPGA</b> IP性能介紹

    基于Speedcore eFPGA IP構(gòu)建Chiplet

    尋求最高集成度的設(shè)計(jì)人員可以選擇去開發(fā)一款包含Speedcore eFPGA IP的單芯片ASIC。然而,在某些應(yīng)用中,單芯片集成無(wú)法實(shí)現(xiàn)某些產(chǎn)品靈活性,而這在使用基于chiplet的方案中就有更多靈活性。
    發(fā)表于 09-06 15:12 ?495次閱讀

    Primemas選擇Achronix eFPGA技術(shù)用于Chiplet平臺(tái)

    Chiplet (Hublet) 平臺(tái)的無(wú)晶圓廠半導(dǎo)體公司 Primemas 宣布合作,將 FPGA可編程性引入 Primemas 產(chǎn)品套件。Primemas為Primemas Hublet選擇了AchronixSpeedcore
    的頭像 發(fā)表于 09-18 16:16 ?528次閱讀