源漏離子注入工藝的制造流程

與亞微米工藝類似，源漏離子注入工藝是指形成器件的源漏有源區(qū)重?fù)诫s的工藝，降低器件有源區(qū)的串聯(lián)電阻，提高器件的速度。同時(shí)源漏離子注入也會(huì)形成n型和p型阱接觸的有源區(qū)，或者n型和p型有源區(qū)電阻，以及n型和p型多晶硅電阻。

1）清洗。將晶圓放入清洗槽中清洗，得到清潔的表面，防止表面的雜質(zhì)在生長(zhǎng)氧化層時(shí)影響氧化層的質(zhì)量。

2） 襯底氧化。利用爐管熱氧化生長(zhǎng)一層薄的氧化層，利用O2在850°C左右的溫度下使多晶硅和襯底硅氧化，形成厚度約100A的氧化硅，修復(fù)蝕刻時(shí)的損傷，表面的氧化硅可以防止離子注入隧道效應(yīng)，隔離硅襯底與光刻膠，防止光刻膠中的有機(jī)物與硅接觸污染硅襯底。

3）n+光刻處理。通過(guò)微影技術(shù)將n＋掩膜版上的圖形轉(zhuǎn)移到晶圓上，形成n+的光刻膠圖案，非n＋區(qū)域上保留光刻膠。n+為 NMOS 源和漏的離子重?fù)诫s離子注入，以及有源區(qū)和多晶硅重?fù)诫s離子注入。AA作為n+光刻曝光對(duì)準(zhǔn)。電路的版圖參見圖4-58，工藝的剖面圖是沿 AA'方向。圖4-202所示n+光刻的剖面圖。圖4-203所示為n +顯影的剖面圖。

4）測(cè)量n+光刻套刻，收集曝光之后的n+光刻與AA的套刻數(shù)據(jù)。

5）檢查顯影后曝光的圖形。

6） n+離子注入。通過(guò)低能量、淺深度、重?fù)诫s的砷離子注入，形成重?fù)诫s NMOS 的源和漏，以及形成n型有源區(qū)電阻和多晶硅電阻。采用離子注入法，降低 NMOS 源和漏的串聯(lián)電阻，提高 NMOS 的速度。圖4-204所示n+離子注入的剖面圖。

7）去除光刻膠。干法刻蝕和濕法刻蝕去除光刻膠。圖4-205所示為去除光刻膠的剖面圖。

8）n+退火激活。利用快速熱退火在800°C的H2環(huán)境中，修復(fù)n＋離子注入造成硅表面的晶體損傷，恢復(fù)晶格結(jié)構(gòu)，激活砷離子。

9）P+光刻處理。通過(guò)微影技術(shù)將p＋掩膜版上的圖形轉(zhuǎn)移到晶圓上，形成p+的光刻膠圖案，非p+區(qū)域上保留光刻膠。P+為PMOS 源和漏的重?fù)诫s離子注入，以及有源區(qū)的離子重?fù)诫s注入。AA 作為p+光刻曝光對(duì)準(zhǔn)。圖4-58所示為電路的版圖，工藝的剖面圖是沿AA'方向。如圖4-206所示，是p+光刻的剖面圖。圖4-207所示為p+顯影的剖面圖。

10）測(cè)量P+光刻套刻，收集曝光之后的p+光刻與AA 的套刻數(shù)據(jù)。

11） 檢查顯影后曝光的圖形。

12）p+離子注入。通過(guò)低能量、淺深度、重?fù)诫s的二氟化硼離子注入，形成重?fù)诫sPMOS 的源和漏，以及形成p 型有源區(qū)電阻和多晶硅電阻。采用離子注入法，降低 PMOS 源和漏的串聯(lián)電阻，提高PMOS 的速度。圖4-208所示為P+離子注入的剖面圖。

13）去除光刻膠。干法刻蝕和濕法刻蝕去除光刻膠。圖4-209所示為去除光刻膠的剖面圖。

14） P+退火激活。利用快速熱退火在800°C的H2環(huán)境中，修復(fù)p＋離子注入造成硅表面的晶體損傷，恢復(fù)晶格結(jié)構(gòu)，激活硼離子。