Cadence小技巧：利用lib功能免除新ADE的設(shè)置

問(wèn)題的產(chǎn)生是我經(jīng)常需要對(duì)同一個(gè)電路跑大量的仿真。比如一個(gè)bandgap，我要跑DC，要跑loopgain，有些時(shí)候加了Chopper什么的還要跑tran。這樣就造成了一個(gè)問(wèn)題：我需要create相當(dāng)多的ADE state （因?yàn)樽髡叩?a target="_blank">公司有一個(gè)類(lèi)似ocean的GUI，每個(gè)仿真，比如PVT variation或者M(jìn)onte Carlo都需要對(duì)應(yīng)的ADE state）。

因?yàn)樽髡咭苍敢馐∈?。所以一個(gè)同事教了下面的這個(gè)辦法來(lái)免除新ADE的設(shè)置。

1st， I have a simulation.

2nd， I want to vary the simulation conditions：

I create a file：

3rd， I add the above file in my libs.

4th， I choose the required condition， and run the simulations：

你可以看到，在外觀(guān)界面，模擬長(zhǎng)度為20ns，但輸出波形30ns，因?yàn)槲疫x擇了我的LIBS 30ns。（記住要把ADE里面原來(lái)打鉤的那項(xiàng)disable掉）

試試?。?！

只要選擇所需的庫(kù)文件，就可以在同一個(gè)ADE狀態(tài)下運(yùn)行很多不同的條件。

或者您可以創(chuàng)建一個(gè)文件來(lái)控制庫(kù)。

幽靈可以用命令運(yùn)行，而不必在GUI中設(shè)置。

然后，我又試了試可不可以嵌套使用“l(fā)ib”功能，比如把model file的lib嵌套在我的lib（也就是剛剛寫(xiě)的文本文檔里面），然后發(fā)現(xiàn)是可以的。

我修改了技術(shù)文件的最后一個(gè)字，“快速”和“標(biāo)題”，你可以看到結(jié)果不同。

因此，您可以創(chuàng)建1個(gè)文件來(lái)覆蓋所有要檢查的條件。

請(qǐng)參考下面網(wǎng)頁(yè)，可以plot 諸如vth，gm之類(lèi)的parameter（作者做bandgap 的時(shí)候經(jīng)常這樣做，然后可以得到諸如beta，Nf之類(lèi)的parameter）：

如何節(jié)省直流工作點(diǎn)a€?參數(shù)在Cadence MOSFET

這將描述如何在Cadence中保存MOSFET的DC參數(shù)。

設(shè)置一個(gè)電路，如下圖所示。

記錄該晶體管的實(shí)例名稱(chēng)（N0在上述電路的晶體管的實(shí)例名稱(chēng)）。

打開(kāi)一個(gè)文本文件，添加保存N0“：方指定“保存為”saveop。南海”文件，如下圖所示

下一步，點(diǎn)擊“啟動(dòng)→ADE L”推出的模擬環(huán)境模擬器。

在模擬器中，選擇直流分析、掃描從0到5V的電壓。

選擇原理圖上的漏極電流作為繪圖的輸出。

選擇“設(shè)置→模型庫(kù)”和負(fù)載saveop.scs如下所示。

點(diǎn)擊“模擬→運(yùn)行”或直接點(diǎn)擊綠色按鈕運(yùn)行仿真。

Cadence的輸出將是這樣的：

在模擬器上，在“工具→結(jié)果點(diǎn)擊瀏覽器”。另外，在“工具→瀏覽器”在輸出圖點(diǎn)擊。

瀏覽到與模擬相關(guān)聯(lián)的PSF文件。

選擇“直流”看晶體管N0參數(shù)如下圖所示。

右鍵單擊列表中的情節(jié)，把任何參數(shù)，或出口值（S）到一個(gè)文件。