0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

SPI接口的概念,數(shù)據(jù)傳輸, 時(shí)鐘極性、時(shí)鐘相位以及優(yōu)缺點(diǎn)解析

0BFC_eet_china ? 來(lái)源:互聯(lián)網(wǎng) ? 作者:佚名 ? 2018-02-05 08:49 ? 次閱讀

SPI(Serial Peripheral Interface,串行外設(shè)接口)是Motorola公司提出的一種同步串行數(shù)據(jù)傳輸標(biāo)準(zhǔn),在很多器件中被廣泛應(yīng)用。1. 接口SPI接口經(jīng)常被稱(chēng)為4線串行總線,以主/從方式工作,數(shù)據(jù)傳輸過(guò)程由主機(jī)初始化。如圖1所示,其使用的4條信號(hào)線分別為:1) SCLK:串行時(shí)鐘,用來(lái)同步數(shù)據(jù)傳輸,由主機(jī)輸出;2) MOSI:主機(jī)輸出從機(jī)輸入數(shù)據(jù)線;3) MISO:主機(jī)輸入從機(jī)輸出數(shù)據(jù)線;4) SS:片選線,低電平有效,由主機(jī)輸出。在SPI總線上,某一時(shí)刻可以出現(xiàn)多個(gè)從機(jī),但只能存在一個(gè)主機(jī),主機(jī)通過(guò)片選線來(lái)確定要通信的從機(jī)。這就要求從機(jī)的MISO口具有三態(tài)特性,使得該口線在器件未被選通時(shí)表現(xiàn)為高阻抗。

2. 數(shù)據(jù)傳輸

在一個(gè)SPI時(shí)鐘周期內(nèi),會(huì)完成如下操作:1) 主機(jī)通過(guò)MOSI線發(fā)送1位數(shù)據(jù),從機(jī)通過(guò)該線讀取這1位數(shù)據(jù);2) 從機(jī)通過(guò)MISO線發(fā)送1位數(shù)據(jù),主機(jī)通過(guò)該線讀取這1位數(shù)據(jù)。這是通過(guò)移位寄存器來(lái)實(shí)現(xiàn)的。如圖2所示,主機(jī)和從機(jī)各有一個(gè)移位寄存器,且二者連接成環(huán)。隨著時(shí)鐘脈沖,數(shù)據(jù)按照從高位到低位的方式依次移出主機(jī)寄存器和從機(jī)寄存器,并且依次移入從機(jī)寄存器和主機(jī)寄存器。當(dāng)寄存器中的內(nèi)容全部移出時(shí),相當(dāng)于完成了兩個(gè)寄存器內(nèi)容的交換。

3. 時(shí)鐘極性和時(shí)鐘相位

在SPI操作中,最重要的兩項(xiàng)設(shè)置就是時(shí)鐘極性(CPOL或UCCKPL)和時(shí)鐘相位(CPHA或UCCKPH)。時(shí)鐘極性設(shè)置時(shí)鐘空閑時(shí)的電平,時(shí)鐘相位設(shè)置讀取數(shù)據(jù)和發(fā)送數(shù)據(jù)的時(shí)鐘沿。主機(jī)和從機(jī)的發(fā)送數(shù)據(jù)是同時(shí)完成的,兩者的接收數(shù)據(jù)也是同時(shí)完成的。所以為了保證主從機(jī)正確通信,應(yīng)使得它們的SPI具有相同的時(shí)鐘極性和時(shí)鐘相位。舉例來(lái)說(shuō),分別選取MSP430控制器OLED驅(qū)動(dòng)SH1101A為主從機(jī),圖3和圖4為它們的SPI時(shí)序。由圖4可知,SH1101A的SPI時(shí)鐘空閑時(shí)為高電平,并且在后時(shí)鐘沿接收數(shù)據(jù),則MSP430控制器SPI的設(shè)置應(yīng)與此保持一致。從圖3中可以看出,要使得時(shí)鐘在空閑時(shí)為高電平,應(yīng)將UCCKPL置1;要使得在后時(shí)鐘沿接收數(shù)據(jù),應(yīng)將UCCKPH清零。

SPI接口的概念,數(shù)據(jù)傳輸, 時(shí)鐘極性、時(shí)鐘相位以及優(yōu)缺點(diǎn)解析

4. 優(yōu)缺點(diǎn)SPI接口具有如下優(yōu)點(diǎn):1) 支持全雙工操作;2) 操作簡(jiǎn)單;3) 數(shù)據(jù)傳輸速率較高。同時(shí),它也具有如下缺點(diǎn):1) 需要占用主機(jī)較多的口線(每個(gè)從機(jī)都需要一根片選線);2) 只支持單個(gè)主機(jī)。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • SPI
    SPI
    +關(guān)注

    關(guān)注

    17

    文章

    1706

    瀏覽量

    91590
  • CPOL
    +關(guān)注

    關(guān)注

    0

    文章

    9

    瀏覽量

    10053
  • CPHA
    +關(guān)注

    關(guān)注

    0

    文章

    8

    瀏覽量

    9385
  • miso
    +關(guān)注

    關(guān)注

    0

    文章

    7

    瀏覽量

    5426

原文標(biāo)題:弄懂SPI接口

文章出處:【微信號(hào):eet-china,微信公眾號(hào):電子工程專(zhuān)輯】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    SPI通信的四種方式 FPGA的SPI從機(jī)實(shí)現(xiàn)方案

    SPI通信有四種方式,由CPOL(時(shí)鐘極性)、CPHA(時(shí)鐘相位)的4種組合決定的。CPOL決定總線空閑時(shí),SCK是高電平還是低電平(CPOL=,0,無(wú)
    發(fā)表于 03-29 10:24 ?5345次閱讀

    SPI總線小結(jié)

    了可連到總線上的器件數(shù)量。3、SPI時(shí)序分析在SPI傳輸中,數(shù)據(jù)是同步進(jìn)行發(fā)送和接收的。數(shù)據(jù)傳輸時(shí)鐘
    發(fā)表于 10-18 10:27

    關(guān)于SPI的配置問(wèn)題,就是時(shí)鐘極性時(shí)鐘相位問(wèn)題

    關(guān)于SPI的配置問(wèn)題,就是時(shí)鐘極性時(shí)鐘相位問(wèn)題
    發(fā)表于 07-04 16:54

    淺談SPI總線

    按位傳輸,高位在前,低位在后,為全雙工通信,數(shù)據(jù)傳輸速度總體來(lái)說(shuō)比 I2C 總線要快,速度可達(dá)到 Mbps 級(jí)別。根據(jù)時(shí)鐘極性時(shí)鐘相位的不
    發(fā)表于 11-30 11:42

    SPI總線工作原理/數(shù)據(jù)傳輸步驟/優(yōu)缺點(diǎn)

      時(shí)鐘信號(hào)將來(lái)自主設(shè)備的數(shù)據(jù)位輸出與從設(shè)備的位采樣同步。在每個(gè)時(shí)鐘周期傳輸一位數(shù)據(jù),因此數(shù)據(jù)傳輸
    發(fā)表于 12-09 14:18

    SPI中主機(jī)和從機(jī)模式的區(qū)別是什么?

    高電平,應(yīng)將UCCKPL置1;要使得在后時(shí)鐘沿接收數(shù)據(jù),應(yīng)將UCCKPH清零。 4. 優(yōu)缺點(diǎn) SPI接口具有如下優(yōu)點(diǎn): 1) 支持全
    發(fā)表于 06-14 09:12

    SPI IP用戶指南

    的協(xié)議版本。安路的 SPI IP 核具有極高的靈活性,用戶可通過(guò)配置 SPIIP 核的主/從類(lèi)型,時(shí)鐘極性時(shí)鐘相位,數(shù)據(jù)寬度,
    發(fā)表于 08-09 06:19

    HbirdV2-SoC中如何配置QSPI1和QSPI2的時(shí)鐘極性CPOL和時(shí)鐘相位CPHA?

    HbirdV2-SoC中QSPI0的時(shí)鐘極性CPOL和時(shí)鐘相位CPHA可以通過(guò)SPI_SCKMODE寄存器來(lái)配置;在QSPI1和QSPI2中沒(méi)有找到相關(guān)寄存器,如何配置QSPI1和QS
    發(fā)表于 08-12 06:17

    AD7606 SPI通信的時(shí)鐘極性時(shí)鐘相位要求是什么?

    AD7606的關(guān)于SPI通信的時(shí)鐘極性時(shí)鐘相位要求是什么? 我的主控芯片采用SPI有AD7606通信,我在
    發(fā)表于 12-01 06:56

    ofdm技術(shù)的優(yōu)缺點(diǎn)解析,ofdm技術(shù)原理介紹

    ofdm技術(shù)是一種無(wú)線環(huán)境下的高速傳輸技術(shù),下面我們主要來(lái)看看ofdm技術(shù)的優(yōu)缺點(diǎn)解析以及ofdm技術(shù)原理介紹。
    發(fā)表于 12-12 11:12 ?9.1w次閱讀
    ofdm技術(shù)的<b class='flag-5'>優(yōu)缺點(diǎn)解析</b>,ofdm技術(shù)原理介紹

    SPI編程時(shí),如何理解時(shí)鐘相位時(shí)鐘極性

    這兩個(gè)參數(shù)忽略。和大家分享一下SPI通訊、時(shí)鐘極性以及時(shí)鐘相位的基礎(chǔ)知識(shí)。 什么是SPI通訊總線 SPI
    的頭像 發(fā)表于 11-12 18:09 ?1.5w次閱讀
    <b class='flag-5'>SPI</b>編程時(shí),如何理解<b class='flag-5'>時(shí)鐘相位</b>和<b class='flag-5'>時(shí)鐘</b><b class='flag-5'>極性</b>

    SPI實(shí)時(shí)時(shí)鐘與微控制器的接口

    SPI標(biāo)準(zhǔn)包括四種模式,由SCLK的極性以及數(shù)據(jù)與SCLK之間的相位關(guān)系定義。時(shí)鐘
    的頭像 發(fā)表于 01-12 17:05 ?906次閱讀
    <b class='flag-5'>SPI</b>實(shí)時(shí)<b class='flag-5'>時(shí)鐘</b>與微控制器的<b class='flag-5'>接口</b>

    I2C時(shí)鐘頻率與數(shù)據(jù)傳輸速率的理解

    率為xxxKbit/s。明明概念里可以進(jìn)行配置的只有一個(gè)時(shí)鐘頻率,那么這個(gè)數(shù)據(jù)傳輸率這位老兄是怎么個(gè)情況。
    的頭像 發(fā)表于 04-04 14:03 ?6711次閱讀

    SPI時(shí)鐘極性時(shí)鐘相位

    SPI 中,主機(jī)可以選擇時(shí)鐘極性時(shí)鐘相位。在空閑狀態(tài)期間,CPOL 為設(shè)置時(shí)鐘信號(hào)的極性。
    的頭像 發(fā)表于 07-21 10:08 ?6144次閱讀
    <b class='flag-5'>SPI</b><b class='flag-5'>時(shí)鐘</b><b class='flag-5'>極性</b>和<b class='flag-5'>時(shí)鐘相位</b>

    探索SPI單線傳輸模式中時(shí)鐘線與數(shù)據(jù)傳輸的簡(jiǎn)化

    探索SPI單線傳輸模式:時(shí)鐘線與數(shù)據(jù)傳輸的簡(jiǎn)化之道 在當(dāng)今的嵌入式系統(tǒng)和微控制器通信中,串行外設(shè)接口S
    的頭像 發(fā)表于 05-28 18:26 ?1173次閱讀