0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

了解SERDES基礎概念,快速進入高速系統(tǒng)設計

DIri_ALIFPGA ? 來源:互聯(lián)網(wǎng) ? 作者:佚名 ? 2018-01-30 08:55 ? 次閱讀

在目前主流廠商的高端FPGA 中都集成了SERDES(串并收發(fā)單元)硬核,如Altera的Stratix IV GX器件族內(nèi)部集成的SERDES單通道支持600Mbit/s到8.5Gbit/s數(shù)據(jù)熟率,而Stratix IV系列器件族還集成支持150Mbit/s到1.6Mbit/s的高速差分信號接口,并增強了其動態(tài)相位調(diào)整(DPA,Dynamic Phase Alignment)特性;Xilinx的Virtex II Pro內(nèi)嵌的SERDES單通道支持622Mbit/s到3.125Mbit/s的數(shù)據(jù)速率,而Virtex II Pro X內(nèi)嵌的SERDES單通道支持2.488Gbit/s到10.3125Gbit/s的數(shù)據(jù)速率;Lattice的高端SC系列FPGA內(nèi)嵌的SERDES單通道支持622Mbit/s到3.4Gbit/s的數(shù)據(jù)速率,而其多款可編程系統(tǒng)級芯片F(xiàn)PSC(FPSC,Field Programmable System Chip)內(nèi)嵌的不同性能的SERDES單通道支持400Mbit/s到10.709Gbit/s的數(shù)據(jù)速率。

在FPGA中內(nèi)嵌諸如SERDES的硬核,可以大大地擴張FPGA的數(shù)據(jù)吞吐量,節(jié)約功耗,提高性能,使FPGA在高速系統(tǒng)設計中扮演著日益重要的角色。

在闡述SERDES基礎概念的基礎上,討論Stratix IV GX的SERDES與DPA結(jié)構,通過對典型高速系統(tǒng)設計舉例和對高速PGB設計注意事項的介紹,引領讀者進入高速系統(tǒng)設計的世界。

SERDES的基礎概念

這里將介紹SERDES的基本概念,并介紹SERDES相關的專有名詞:眼圖(Eye-diagram)、眼圖模板、抖動(Jitter)、容忍度(tolerance)、功耗(Power Consumption)、預加重(Pre-emphasis)、均衡(Equalization)、8B/10B編碼等。

SERDES的概念

SERDES是SERializer和DESerializer的英文縮寫,即串行收發(fā)器。顧名思義,它由兩部分構成:發(fā)端是串行發(fā)送單元SERializer,用高速時鐘調(diào)制編碼數(shù)據(jù)流;接端為串行接收單元DESerializer,其主要作用是從數(shù)據(jù)流中恢復出時鐘信號,并解調(diào)還原數(shù)據(jù),根據(jù)其功能,接收單元還有一個名稱叫CDR( Clockand data Recovery,時鐘數(shù)據(jù)恢復器)或CRU( Clock RecoveryUnit,時鐘恢復單元)。如圖,所示為10根數(shù)據(jù)線的串行傳輸和解串行接收示意圖,10 根100MHZ的信號線入SERDES器件產(chǎn)生串行碼流,時鐘也調(diào)制到碼流內(nèi),反過來通過它恢復并行的數(shù)據(jù)和時鐘。SERDES技術的應用很好地解決了高速系統(tǒng)數(shù)據(jù)傳輸?shù)钠款i(特別是背板傳輸應用),節(jié)約了單板面積,提高了系統(tǒng)的穩(wěn)定性,是高速系統(tǒng)設計的強有力支撐。

闡述SERDES的基礎概念

闡述SERDES的基礎概念

10:1SERDES功能示意圖

眼圖與眼圖模板

SERDES的最重要的兩個參數(shù)指標是傳輸速率和傳輸長度,即在符合誤碼率要求的以何種傳輸速率可以傳輸多長距離。其形象的評價方法是利用眼圖,眼圖的高和寬反映了信號的傳輸質(zhì)量,如圖所示為Altera Stratix IV GX器件眼圖實例。

闡述SERDES的基礎概念

AlteraStratix IV GX器件眼圖實例

眼圖模板是用于對比眼圖質(zhì)量的參考系,常見的眼圖模版有兩種:菱形模版和六邊形模版。如圖所示為菱形眼圖模版示意。

闡述SERDES的基礎概念

菱形眼圖模版示意

其中,眾軸是眼圖的高度,單位是Mv,用以表示正確接收的差分信號的幅度,和接收端可正確恢復信號的電平需求直接相關;橫軸是眼圖的寬度,單位是UI或ps,用以表示無碼間干擾的接收時間,和接收端分辨兩個相鄰碼元的能力直接相關。UI,Unit Interval的縮寫,即1bit數(shù)據(jù)周期的對應時間,例如對于1Gbit/s的眼圖1UI是1ns。評價眼圖的標準是眼的張開的程度要大,并且眼線要清晰。眼線清晰說明整個系統(tǒng)抖動小,準確度高;眼圖的張開程度大,說明接收的信號幅度大,時間抖動小,這樣對接收端的幅度和時間上的容忍度要求就更低,正確恢復信號的概率就更高。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1643

    文章

    21980

    瀏覽量

    614513
  • 抖動
    +關注

    關注

    1

    文章

    69

    瀏覽量

    19091
  • 功耗
    +關注

    關注

    1

    文章

    832

    瀏覽量

    32531
  • 眼圖
    +關注

    關注

    1

    文章

    70

    瀏覽量

    21347
  • SerDes
    +關注

    關注

    7

    文章

    211

    瀏覽量

    35613

原文標題:SERDES高速系統(tǒng)(一)

文章出處:【微信號:ALIFPGA,微信公眾號:FPGA極客空間】歡迎添加關注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
  • @遥不可及1
  • liuyongwangzi1

評論

相關推薦
熱點推薦

高速SerDes應用的PCB設計要點

速度最快的SerDes單一通道的帶寬已達112Gbps,支持PAM4編碼。如此高的速率,使得在整個系統(tǒng)中實現(xiàn)高速信號布線會面臨許多許多設計難題。
發(fā)表于 03-22 15:37 ?4502次閱讀

SerDes的技術原理 SerDes的重要概念和技術概述

SerDes是SERializer(串行器)/DESerializer(解串器)的簡稱,是一種主流的時分多路復用(TDM)、點對點(P2P)的串行通信技術。
的頭像 發(fā)表于 11-14 09:32 ?1.7w次閱讀
<b class='flag-5'>SerDes</b>的技術原理 <b class='flag-5'>SerDes</b>的重要<b class='flag-5'>概念</b>和技術概述

新型EMI敏感和高速SERDES系統(tǒng)供電方案

為 EMI 敏感和高速 SERDES 系統(tǒng)供電
發(fā)表于 05-21 14:34

FPGA SERDES接口電路怎么實現(xiàn)?

  串行接口常用于芯片至芯片和電路板至電路板之間的數(shù)據(jù)傳輸。隨著系統(tǒng)帶寬不斷增加至多吉比特范圍,并行接口已經(jīng)被高速串行鏈接,或SERDES (串化器/ 解串器)所取代。起初, SERDES
發(fā)表于 10-23 07:16

高速SERDES接口在網(wǎng)絡方面有哪些應用?

SERDES結(jié)構是怎樣構成的?高速SERDES接口在網(wǎng)絡方面有哪些應用?
發(fā)表于 04-28 07:19

Nautilus UDI方案是如何實現(xiàn)高速SerDes測試的?

隨著SerDes芯片集成度,復雜度,傳輸速率的不斷提高,傳統(tǒng)的自動化測試系統(tǒng)已經(jīng)無法滿足SerDes測試速率需求。為解決該測試難題,通過Nautilus UDI方案的導入,成功得實現(xiàn)了32 Gbps
發(fā)表于 05-10 06:58

請問超高速SerDes在芯片設計中的挑戰(zhàn)是什么?

請問超高速SerDes在芯片設計中的挑戰(zhàn)是什么?
發(fā)表于 06-17 08:49

高速SerDes PCB設計的相關資料分享

SerDes/Differential Pair-- The Feature of High Speed Designreference list– reference1:link 應對未來高速
發(fā)表于 11-12 06:46

LatticeECP4高速可配置SERDES

電子發(fā)燒友網(wǎng): 本文主要講述的是 LatticeECP4 高速可配置SERDES。 LatticeECP4 FPGA系列結(jié)合了高性能 FPGA 結(jié)構、高性能I/O和多達16個通道的嵌入式SERDES,帶有相關的物理編碼子層(PC
發(fā)表于 06-12 10:41 ?1758次閱讀
LatticeECP4<b class='flag-5'>高速</b>可配置<b class='flag-5'>SERDES</b>

FPGA與IOT的快速發(fā)展 SerDes接口技術大顯身手

隨著物聯(lián)網(wǎng)(loT)的快速發(fā)展,未來將會存在海量的數(shù)據(jù)。大數(shù)據(jù)時代,對數(shù)據(jù)的處理提出更高的要求,傳統(tǒng)并行接口越來越難以滿足系統(tǒng)對傳輸寬帶的要求,過去主要用于光纖通信技術SerDes正在取代傳統(tǒng)并行
發(fā)表于 07-28 12:05 ?1443次閱讀

為 EMI 敏感和高速 SERDES 系統(tǒng)供電

為 EMI 敏感和高速 SERDES 系統(tǒng)供電
發(fā)表于 03-19 04:23 ?12次下載
為 EMI 敏感和<b class='flag-5'>高速</b> <b class='flag-5'>SERDES</b> <b class='flag-5'>系統(tǒng)</b>供電

高速SerDes PCB 設計

SerDes/Differential Pair-- The Feature of High Speed Designreference list– reference1:link 應對未來高速
發(fā)表于 11-07 10:21 ?47次下載
<b class='flag-5'>高速</b><b class='flag-5'>SerDes</b> PCB 設計

介紹一種采用光SerDes而非電SerDes高速收發(fā)器

同時介紹一種采用光電集成技術的,即采用光SerDes而非電SerDes高速收發(fā)器。
的頭像 發(fā)表于 04-01 09:28 ?2094次閱讀

什么是SerDes?SerDes的應用場景又是什么呢?

首先我們要了解什么是SerDesSerDes的應用場景又是什么呢?SerDes又有哪些常見的種類?
的頭像 發(fā)表于 06-06 17:03 ?1.2w次閱讀
什么是<b class='flag-5'>SerDes</b>?<b class='flag-5'>SerDes</b>的應用場景又是什么呢?

什么是SerDes?SerDes有哪些應用?

SerDes是一種功能塊,用于對高速芯片間通信中使用的數(shù)字化數(shù)據(jù)進行序列化和反序列化。用于高性能計算(HPC)、人工智能(AI)、汽車、移動和物聯(lián)網(wǎng)(IoT)應用的現(xiàn)代片上系統(tǒng)(SoC)都實現(xiàn)了
的頭像 發(fā)表于 03-27 16:18 ?1415次閱讀
什么是<b class='flag-5'>SerDes</b>?<b class='flag-5'>SerDes</b>有哪些應用?

電子發(fā)燒友

中國電子工程師最喜歡的網(wǎng)站

  • 2931785位工程師會員交流學習
  • 獲取您個性化的科技前沿技術信息
  • 參加活動獲取豐厚的禮品