利用Sigrity SystemSI來生成DDR5 AMI模型

過去幾年來，許多系統(tǒng)設計人員一直在使用DDR4 RAM元器件，并將其用于系統(tǒng)設計。隨著產品性能的不斷提高、電源預算的不斷降低，對更快速存儲器件的期望從未停止。在2013年，即使DDR4在主流設計中已被廣泛使用，DDR5標準也仍在規(guī)范階段。盡管DDR5規(guī)范的最終版本還沒有在業(yè)內推廣，但DDR5的主要特性是眾所周知的：DDR5將提供兩倍于DDR4 RAM的帶寬以及更高效的電源管理。

由于市場正在等待DDR5器件的正式使用，可能在2018年晚些時候，系統(tǒng)設計人員會為DDR5規(guī)范而感到更加焦慮。他們想知道為了支持新的RAM性能、利用提高的數(shù)據(jù)速率和功耗水平，需要花費多少來升級系統(tǒng)需求。因此，他們希望盡快開始基于已知DDR5特性的原型設計，然后研究在特定產品中使用DDR5總線系統(tǒng)。

對于有經(jīng)驗的設計人員來說，使用新的存儲器接口來構建原型意味著要首先收集可表示接口行為的器件模型，接著通過DDR5規(guī)范采用新模型使用仿真工具或環(huán)境來驗證并仿真新功能。不幸的是，對于幾乎所有設計人員來說，進度都在這里停滯不前，因為沒有DDR5 RAM的器件模型。

有人可能會說，存儲器件在寫周期中就是一個簡單的接收器，它可以用任何現(xiàn)有的IBIS接收器模型來表示。這在15年前是可能實現(xiàn)的。然而，今天的事情已經(jīng)不那么簡單了。對于那些一直在使用如3200Mbps這樣更高速度的DDR4 RAM來設計系統(tǒng)的工程師們，原因是顯而易見的。高數(shù)據(jù)速率存儲器采用串行鏈路濾波技術，如均衡，以確保信號質量。這些濾波方法僅由IBIS-AMI模型建模，由存儲器和控制器制造商提供。由于DDR5會有更快的速度，甚至更低的電壓擺幅，所以均衡更重要。因此，系統(tǒng)設計人員應該使用控制器和內存的先進模型來仿真新的DDR5接口。在這一點上，設計人員不能從制造商獲得任何模型。

現(xiàn)在，我們都可以感受到設計人員的痛苦：一方面他們急于構建一個系統(tǒng)，期望與DDR5 RAM的主要功能協(xié)同；另一方面，他們缺乏適合這種實驗的模型；更讓他們沮喪的是，這些模型可能暫時還不能使用。最讓設計工程師擔心的是，如果競爭對手先拿到模型，充分利用DDR5的優(yōu)勢更早發(fā)布產品。難點并不止于此：即使模型可用，設計人員仍然不知道他們目前的仿真工具是否能夠支持DDR5新的數(shù)據(jù)傳輸特性所需的仿真功能。

作為工具提供商，主要目標之一應該是幫助設計工程師脫離模型依賴，并提供選擇，以便他們能夠為新出現(xiàn)的接口/技術創(chuàng)建自己的模型。這能夠實現(xiàn)嗎？

對于Sigrity用戶來說，答案是YES。事實上，對于那些使用Sigrity SystemSI 2017的工程師來說，解決方案已經(jīng)在他們手中了！真是一個驚喜，但這是事實！

Sigrity SystemSI有一個內置的IBIS-AMI模型生成器：AMIBuilder。這個嵌入式工具使用SystemSI GUI，接受用戶定義的AMI模型參數(shù)，以用戶需要或默認的IBISI/O緩沖模型創(chuàng)建AMI模型。我們的用戶，包括我們的Cadence IP團隊，一直在使用這個工具創(chuàng)建DDR4模型。最近，他們中的一些人使用FFE / DFE技術生成了DDR5 AMI模型，并成功完成了測試系統(tǒng)設計和預測DDR5行為。這當然也使得許多設計工程師會擔心另一個問題：即使使用DDR5 AMI模型，我的仿真工具是否也支持DDR5總線所需的DDR5功能？SystemSI配備了兼顧電源的解決方案，使用了Cadence在總線特性描述和仿真中使用的通道仿真的專利技術。

所以，對于焦慮的設計工程師和SI工程師來說，不需要等待DDR5的最終規(guī)范、或者等待控制器和存儲器制造商提供DDR5模型；Sigrity SystemSI可以幫助您創(chuàng)建原型，并幫助您了解DDR5如何在您的應用程序中工作。所以不用擔心了！