晶圓微凸點技術(shù)在先進封裝中的應(yīng)用

摘要

先進封裝技術(shù)持續(xù)朝著連接密集化、堆疊多樣化和功能系統(tǒng)化的方向發(fā)展，探索了扇出型封裝、2.5D/3D、系統(tǒng)級封 裝等多種封裝工藝。晶圓微凸點技術(shù)已被廣泛應(yīng)用于各種先進封裝工藝技術(shù)中，是最重要的基礎(chǔ)技術(shù)之一。本文介紹了微凸點 制備的主要技術(shù)并進行優(yōu)劣勢比較，同時詳述了錫球凸點和銅柱凸點兩種不同的微凸點結(jié)構(gòu)，為微凸點技術(shù)的更深入研究提供 參考。最后，本文整理了微凸點技術(shù)在先進封裝中的應(yīng)用，并展望了未來的發(fā)展趨勢。

0 引 言

自 1965 年摩爾定律提出后的半個多世紀以來，半 導體集成電路一直遵循著摩爾定律發(fā)展。2022 年， 三星和臺積電先后宣布 3 nm 制程工藝實現(xiàn)量產(chǎn)，工藝 制程的節(jié)點逐步接近原子尺寸級別。通過縮小晶體管 尺寸來提高芯片集成度和性能的方式，成本和技術(shù)難 度會大幅增加，先進封裝逐步成為延續(xù)摩爾定律的主 要方式。先進封裝的目的是提升功能密度，縮短互聯(lián) 長度，提升系統(tǒng)性能，降低整體功耗。先進封裝主要 有扇出型封裝（fan-out，F(xiàn)O）、2.5D/3D、系統(tǒng)級封裝 （system-in-package，SIP）等封裝形式。晶圓微凸點作 為先進封裝中的關(guān)鍵基礎(chǔ)技術(shù)之一，其主要作用是電 信號互連及機械支撐。目前絕大部分的先進封裝均需 要用到晶圓微凸點技術(shù)，而凸點的制備則是微凸點技 術(shù)最為關(guān)鍵的環(huán)節(jié)。本文將綜述晶圓微凸點的主要制 備技術(shù)、結(jié)構(gòu)及其在先進封裝中的應(yīng)用研究進展，并 結(jié)合未來市場發(fā)展趨勢，展望微凸點技術(shù)的發(fā)展方向。

1 晶圓微凸點制備方法及應(yīng)用

晶圓微凸點最早由 IBM 公司于 1970 年發(fā)明，隨 著工業(yè)技術(shù)的發(fā)展，為了滿足特定的市場需求，凸點 的種類也越來越多。按凸點材料種類可分為金（Au） 凸點、銅/鎳/金（Cu/Ni/Au）凸點、銅柱（copper pillar） 凸點、錫/鉛（Sn/Pb）凸點和錫/銀/銅（Sn/Ag/Cu）凸 點等。按凸點結(jié)構(gòu)和形狀可分為蘑菇形、直狀、圓柱 形、球形、迭層、周邊形、微型和面陣凸點等。根據(jù) 應(yīng)用的領(lǐng)域和場景的差異，凸點形狀不一樣，其中應(yīng) 用最廣的是圓柱形、球形和面陣凸點。凸點制備方法 有蒸發(fā)濺射法、電鍍法、化學鍍法、機械打球法、焊 膏印刷法和植球法等。本文將重點介紹應(yīng)用比較廣泛 的機械打球法、焊膏印刷法、植球法和電鍍法。不同 制備方法有著不同的應(yīng)用領(lǐng)域，也表現(xiàn)出不同的優(yōu)劣 勢。表 1 為晶圓微凸點不同制備方法的優(yōu)劣勢對比。

1.1 機械打球法

機械打球法制作的凸點叫釘頭凸點（stud bump bond，SBB），是使用金絲球焊機利用熱壓超聲鍵合工藝 制作凸點的一種技術(shù)，常用來制備金釘頭凸點。SBB 工藝的基本原理如圖 1 所示。

首先通過電火花放電的方法在金絲尾端成球，然后在加熱、加壓和超聲的共同作用下，將 Au 球焊接到芯片的電極上，接著劈刀提起，線夾保持打開，送出一段尾絲，最后線夾關(guān)閉，劈刀向上運動，通過拉伸頸縮作用切斷金絲，完成整個凸點的制作過程。制備 的釘頭凸點如圖 2 所示。機械打球法可以直接在離散芯片的金屬鋁電極上制作釘頭凸點，不需要在電極區(qū) 制作出凸點下金屬層（under bump metal，UBM），工藝簡單，成本低。

頭凸點一般為金凸點。金凸點因其電導率較高，且抗 電遷移能力強，被應(yīng)用于顯示驅(qū)動芯片、CMOS （complementary metal oxide semiconductor）圖像傳感 器、指紋傳感器、射頻識別芯片領(lǐng)域。崔洪波等采用AuPd 1%絲在微波 GaAs 芯片上使用美國 Westbond 公司的 7700E-79 型半自動金絲球焊機制作出直徑 80 μm 的釘頭金凸點，完成了超聲焊接，為凸點芯片倒 裝焊接以及電性能研究打下了良好基礎(chǔ)。何中偉采 用直徑 31.8 μm 的金絲，通過自動球焊機制作出直徑為 （115±4）μm 的釘頭金凸點，經(jīng) F&K5600 型鍵合拉 力/剪切力測試儀測量，最小抗剪切力為 0.658 1 N，能 夠達到 GJB548A、華東光電集成器件所規(guī)范、美國 Palomar 公司規(guī)范、中國臺灣 Chipbond 公司標準剪切 力要求。

近年來，關(guān)于釘頭金凸點的研究也在持續(xù)進 行，從 1 層釘頭金凸點到 2 層金凸點，從金球位置測試，到金球推力、直徑、厚度、高度、合金率測 試等方面展開深入研究，推進釘頭金凸點更好地應(yīng) 用于電子封裝領(lǐng)域。但當器件的電極（I/O）數(shù)較多 時，成本將會大幅上升。Zama等嘗試使用 Cu 代替 Au 制作釘頭凸點，抗剪切力等性能沒有明顯 下降，但由于 Cu 容易氧化和腐蝕，未能大規(guī)模使 用。因此，當器件引腳數(shù)較多時，通常采用其他方 式制作凸點。

1.2 焊膏印刷法

焊膏印刷法是一種引自于印制電路板（printed circuit board，PCB）行業(yè)的在晶圓上漏印制作凸點的工 藝，主要步驟包括：畫圖制版、制作焊膏漏印版、對 中焊膏漏印版、印刷焊膏、焊接、清洗和檢測。此 方法是在凸點下金屬層表面特定區(qū)域印刷焊料，最后 通過熱回流形成所需凸點。焊膏印刷法的工藝流程 如圖 3 所示。

焊膏印刷法因其可以直接采用表面貼裝技術(shù) （surface sounted technology，SMT）生產(chǎn)工藝中的焊膏 印刷設(shè)備，設(shè)備資金投入較小，成本較低，被廣 泛應(yīng)用于 200～400 ?m 的焊盤間距的凸點制備。但 對于小間距焊盤，由于模板印刷不能均勻分配焊料 體積，為保證凸點高度和球徑，印刷的焊膏較多， 通過常規(guī)的焊膏印刷、回流焊接后，焊料球之間容易 互聯(lián)，且無法修復，其應(yīng)用受到限制。另外，由于焊 膏中存在有機添加劑，在后續(xù)高溫回流過程中有機添 加劑會揮發(fā)，從而產(chǎn)生空洞。隨著電子技術(shù)的不斷 發(fā)展，晶圓凸點節(jié)距和直徑也變得越來越小，因模板 網(wǎng)板孔太小、容易發(fā)生堵塞而導致焊料凸點均勻性較 差，致使產(chǎn)生產(chǎn)品可靠性風險。對于消費電子而言， 凸點直徑集中在 150 μm 以下，節(jié)距集中在 200 μm 以 下，焊膏印刷技術(shù)已經(jīng)不再適用，需要開發(fā)其他更精 密的凸點制作技術(shù)。

1.3 植球法

植球法是專門針對焊料凸點制造開發(fā)的，與 SMT 技術(shù)的兼容性較好。植球法采用晶圓級植球機， 通過定位相機對已經(jīng)做好電路再分布的晶圓進行精 準定位，使用鋼網(wǎng)印刷的方式將助焊劑和錫球轉(zhuǎn)印 至對應(yīng)的焊盤位置，再通過氮氣氛圍高溫回流完 成錫球與焊盤的焊接，從而完成整個工藝過程。植 球機由上料系統(tǒng)、下料系統(tǒng)、印刷系統(tǒng)和植球檢查系統(tǒng)組成，其中最主要的是印刷系統(tǒng)。印刷系統(tǒng) 分為助焊劑印刷和印刷植球兩部分，均采用刮刀在 與晶圓圖案花形一致的網(wǎng)板上反復運動，將助焊劑均 勻涂覆到UBM表面，再將錫球掃入網(wǎng)板篩孔中，利 用助焊劑的粘附性將錫球植入晶圓上。劉勁松等采用國內(nèi)自主研制的晶圓級微球植球機 WMB-1100 完 成在12英寸晶圓上植入250 μm 的錫球，植球精度 小于 1/2 球徑。植球原理及植球機工作流程如圖 4 所示，Lin 等在 300 mm 晶圓上采用植球法完成了 直徑為 70 ?m、間距為 130 ?m 的 SnCu0.7 微型球（單 顆芯粒 2 000 個 I/O）植入，良品率超過 99.99%， 無錫球遺漏和橋接。

植球法一般采用 Sn/Pb 球和 Sn/Ag/Cu 球。隨著植球 技術(shù)的發(fā)展，國外有日本愛立發(fā)（ Athlete ）、 AIMECHATEC、德國 Pac Tech，國內(nèi)有上海微松工業(yè)自 動化有限公司、上海世禹精密機械有限公司等目前已實 現(xiàn) 60 μm 直徑錫球植球工藝量產(chǎn)，植球精度小于 1/3 球 徑，良率可控制在 99.997%以上。植球法制作晶圓凸點 會涉及到光刻、濕法去膠、濕法刻蝕等工藝，工藝流程 如圖 5（a）所示，錫球凸點產(chǎn)品如圖 5（b）所示。

植球法因其工藝穩(wěn)定、產(chǎn)能大，良品率高，適用于 晶圓凸點的大規(guī)模生產(chǎn)，被廣泛應(yīng)用于圖像傳感器、 電源管理芯片、高速器件和光電器件等領(lǐng)域，但其需要 先在焊盤上制作 UBM 和印刷助焊劑，工藝較機械打球 法和焊膏印刷法而言更加復雜，成本更高。且對于 60 μm 直徑以下的凸點，植球法受限于植球技術(shù)和網(wǎng)板制造技 術(shù)的發(fā)展，容易發(fā)生多球、少球、球偏移等問題，良品 率大幅降低，因此對于小直徑凸點，植球法不再適用。

1.4 電鍍法

電鍍凸點是采用電化學沉積技術(shù)在晶圓表面的物 理氣相沉積（physical vapor deposition，PVD）種子層 上（通常是 Ti/Cu 薄膜）沉積金屬的工藝方法。電鍍 法精度高，對于細間距、高密度的凸點制備具有明顯 優(yōu)勢。就凸點電鍍方式而言，根據(jù)晶圓放置方向，電 鍍設(shè)備分為垂直鍍和水平鍍。電鍍工藝主要分為預(yù)潤濕、電化學沉積和清洗3個步驟。預(yù)潤濕是將純水 均勻噴覆到金屬種子層上，可提高電鍍液在種子層上分布的均勻性，減少氣泡、無鍍層、鍍覆不均勻等失效問題；電化學沉積是利用金屬的氧化還原特性，使電鍍液中的金屬離子均勻沉積到金屬種子層表面，用于制備金屬線、金屬柱等；清洗是為了去除鍍件上殘留的電鍍液，避免發(fā)生電化學腐蝕、鍍液污染等問題。電鍍工藝流程及電鍍的銅柱凸點產(chǎn)品如圖 6 所示。

電鍍方法在小直徑、小節(jié)距凸點制備方面性能表 現(xiàn)良好。陳聰?shù)韧ㄟ^電鍍方法在Si基板上制備了直徑為60μm、高度為54 μm 的 Cu-Ni-AuSn 銅柱凸點， 芯粒內(nèi)凸點高度均勻性小于 2%；Oi 等使用 i-THOP 設(shè)計規(guī)格的基板，通過電鍍方法制備了直徑為 25 μm，間距為 40 μm 的銅柱凸點，實現(xiàn)了高密度凸點芯片倒 裝封裝工藝。Yoon 等采用電鍍方法制備了間距為 40 μm、高度為 20 μm 的 Cu/SnAg 組分的凸點，經(jīng)倒裝 后其可靠性測試滿足 JEDEC（joint electron device engineering council）標準。采用電鍍方法制備出的晶圓 凸點高度均勻性好，一般可控制在 5%以內(nèi)，且工藝可 控。除此之外，電鍍技術(shù)已經(jīng)能夠?qū)崿F(xiàn)小于 10 μm 直 徑的晶圓凸點制造，且工藝相對成熟，被廣泛應(yīng)用 于圖像處理器、存儲器芯片、ASIC（application- specific integrated circuit）、FPGA（field programmable gate array）、電源管理芯片、射頻前端芯片、基帶芯片、功率放大器等產(chǎn)品中。

2 晶圓微凸點結(jié)構(gòu)

先進封裝中，晶圓凸點往往是通過 UBM 連接到晶 圓表面的，制作凸點之前通常需要先進行 UBM 制備作 為凸點“承載體”。因此，業(yè)內(nèi)常說的晶圓凸點結(jié)構(gòu)一 般是包含 UBM 層和凸點。

2.1 UBM 層

芯片電極的材料通常是鋁或鋁合金。若鋁和銅柱 或者錫凸點直接互連，易生長形成晶粒粗大的金屬間 化合物（inter metallic compound，IMC），影響互連可 靠性，為保證凸點與電極之間的結(jié)合力滿足器件要求， UBM 層需要提供粘附、阻擋擴散、提供潤濕的作用， 如圖 7（a）所示。由于任何一種單質(zhì)金屬都不能同時 具備這 3 種功能，因此 UBM 層通常情況采用多層金屬 薄膜結(jié)構(gòu)。粘附層要求與鋁的接觸電阻小，熱膨脹系 數(shù)接近，且需要與鋁層及晶圓鈍化層粘附性好，該層 金屬常常選用 Ti、Ti-W、Cr 和 Ni 等。阻擋擴散層主 要作用是防止凸點材料與 Al 電極之間發(fā)生相互擴散， 從而影響器件性能，該層金屬通常選用 Ni、Ti、Cu、 Pd 和 Pt 等。潤濕層要求與凸點材料形成良好浸潤效果， 在凸點回流焊接過程中不容易或者不會生成不利的 IMC 層，該層金屬通常采用 Au、Cu 等。產(chǎn)品應(yīng)用領(lǐng) 域不同，對應(yīng)的 UBM 層結(jié)構(gòu)也不同，經(jīng)過長期的實際 應(yīng)用與研究優(yōu)化，逐步形成了一些相對固定的 UBM 薄 膜層結(jié)構(gòu)，如 Ti-W/Cu、Ti-W/Au/Cu、Cr/Cr-Cu/Cu、 Ti/Cu 和 Ti/Ni/Au 等。UBM 層材料選擇必須基于所要 求的凸點金屬化體系、芯片金屬化結(jié)構(gòu)、芯片工作條 件、可靠性要求、電流傳輸要求和工藝流程要求（如 多次回流焊）等。UBM 層的制作方法有濺射鍍膜和化 學鍍，目前大多數(shù)的 UBM 層結(jié)構(gòu)采用濺射鍍膜制作。

2.2 凸點

凸點的結(jié)構(gòu)有多種，其中錫球凸點（solder ball bump）和銅柱凸點（copper pillar bump）較為常見。對于錫球凸點制作工藝，通過高溫回流使得錫球與焊盤 連接，但是錫球凸點在回流過程中容易發(fā)生坍塌現(xiàn)象， 導致與相鄰的錫球凸點橋接而造成短路。當芯片外引 端節(jié)點距離低于 130 μm 時，錫球凸點便不再適用。銅柱凸點以銅柱為支撐，在其頂部加上少許錫銀焊料， 可以在實現(xiàn)相同凸點高度的同時，減少了焊料的使用。銅柱凸點的節(jié)距一般在 60～140 μm 之間，銅柱凸點代替錫球凸點，可以實現(xiàn)更小間距的芯片互連，可應(yīng)用 于更高引線數(shù)量的先進封裝。

1）錫球凸點

錫球凸點常用于倒裝芯片焊接互連，焊料大多是 含鉛焊料（如 SnPb 等），錫球凸點結(jié)構(gòu)如圖 7（b）所 示。自中國頒布了禁止使用鉛及其化合物的法令以來， 在非軍領(lǐng)域，Sn 基無鉛焊料成為最主要的互連材料。Sn 基焊料適當添加銀、鋅、銅、鉍等金屬元素形成合 金來改善焊料性能，得到滿足器件所需的機械、電氣 和熱性能，常見的有 Sn-Ag-Cu、Sn-Cu、Sn-Ag、 Sn-Zn 和 Sn-Bi 焊料。Sn-Ag-Cu（SAC）因其具備良好的焊料硬度、抗拉強度、屈服強度、剪切強度、沖擊 強度和蠕變強度，逐步成為電子釬焊最多的無鉛焊料 合金體系，當前應(yīng)用最多的是歐盟的 Sn3.8Ag0.7Cu，日 本的 Sn3.0Ag0.5Cu（SAC305）、Sn3.5Ag0.7Cu 等焊料， 這些焊料都屬于高銀體系（Ag 含量大于 1%），性能更加 優(yōu)異。Sabbar 等研究了 Ag 含量對 SAC 焊點的機械性 能的影響，結(jié)果顯示，隨著 Ag 組分的含量增加，回流 后生成的 Ag3Sn化合物就越多，對焊點的抗剪切能力提升作用明顯。然而高銀含量導致成本高昂，因此行業(yè)內(nèi)需開發(fā)低銀體系以節(jié)約成本。據(jù)研究，低銀焊料相比于 高銀焊料，具有更低的成本和一致的潤濕性能。低銀 焊料的微觀結(jié)構(gòu)中不存在 Ag3Sn IMC，表明低成本低銀焊料具有良好的可焊性和可靠性，但隨著銀含量的降低， 焊料的力學性能下降，熔點會上升。

添加金屬元素 Bi、Ni、Al 等能提升低銀焊料的力 學性能。Lin 等研究了 Bi 和 Ni 對 SAC 焊料力學性 能的影響，結(jié)果顯示，SAC 納米硬度為 10.62 GPa，而 加入了 Bi 和 Ni 的 SAC-Bi 和 SAC-Ni 焊料，其納米硬 度達到了 16.88 GPa 和 20.48 GPa，相較于 SAC 有大幅 提升。Ren 等在 SAC305 焊料中加入 0.5%～10%的 In 粉，研究表明，隨著 In 含量的增加，焊料的硬度顯 著升高。Sun 等研究了納米 Al 對 SAC105 焊料剪切 性能的影響，納米 Al 加入后其剪切力為 66.4 N，優(yōu)于 未添加的 SAC105（剪切力為 54.2 N），表明納米 Al 的 加入能提高焊點剪切力。添加 Bi、Ni 和 Zn 等可降低 低 銀 焊 料 的 熔 點 。Liu 等發(fā)現(xiàn)在 Sn0.7Ag0.5Cu （SAC0705）釬料中添加 Bi 和 Ni 元素能顯著降低焊料 熔點。研究表明，質(zhì)量分數(shù) 3%的 Zn 加入 SAC103 焊料后，熔點從 227.7 ℃降至 220.8 ℃。經(jīng)過大量研 究和改進，目前研究最多、應(yīng)用范圍最廣是 Sn1.0Ag0.5Cu （SAC105）和 Sn0.3Ag0.7Cu（SAC0307）這兩種焊料， 被認為是第二代無鉛焊料。

2）銅柱凸點

銅柱凸點由銅柱和焊料帽組成，銅柱提供機械支 撐和電氣連接，焊料帽將芯片與基板通過焊接進行互 連。IBM 公司發(fā)明了一種兩層結(jié)構(gòu)的 Cu-Sn 凸點 （MPS-C2），凸點結(jié)構(gòu)如圖 8（a）所示。在焊接互 連過程中，錫帽與銅柱界面會生成金屬間化合物 （IMC），IMC 層晶粒不均勻會導致很高的脆性，造成 器件長期服役過程中可靠性和壽命受到影響。研究表 明，當其他條件保持不變時，Sn/Ag凸點因形成了Ag3Sn 微粒的穩(wěn)定結(jié)構(gòu)，比 Sn/Cu 凸點擁有更優(yōu)異的電遷移特性，Sn/Ag 焊料也逐漸取代了純 Sn 焊料。

隨著先進封裝技術(shù)的發(fā)展，銅柱凸點節(jié)距已到達 20 μm 以下。Liu 等對 10 μm、5 μm 和 1 μm Sn/Cu 凸點 IMC 生長過程進行研究。結(jié)果表明，當凸點直徑 從 10 μm 減小至 1 μm 時，IMC 生長速度會持續(xù)增加， 這種現(xiàn)象也被稱為“IMC 尺寸效應(yīng)”。IMC 持續(xù)增加會 發(fā)生空洞等失效情況。為解決這種缺陷，通常在銅柱 和錫銀層中間加入金屬鎳層作為阻擋層以抑制凸點界 面的 IMC 生長，鎳層厚度通常控制在 2～5 μm 范圍之 間。Bertheau 等分別研究了直徑為 25 μm 和 80 μm 的 Cu/Sn 和 Cu/Ni/Sn 兩種凸點在不同環(huán)境中的微觀結(jié) 構(gòu)演變過程。結(jié)果表明，Cu/Ni/Sn 凸點比 Cu/Sn 凸點 具有更慢的 IMC 粗化速率，說明鎳層對于銅錫金屬具 有阻擋擴散的作用。Intel 公司發(fā)明了一種間距為 175 μm、直徑為 105 μm 的新型銅柱凸點。該凸點通 過在銅柱外表面覆蓋一層阻擋薄膜和潤濕薄膜，使其具備優(yōu)異的潤濕性和抗電遷移性能，凸點結(jié)構(gòu)如圖 8 （b）所示?，F(xiàn)如今，常見的銅柱凸點結(jié)構(gòu)如圖 9 所示， 為銅柱+阻擋層+錫帽結(jié)構(gòu)，錫帽常常是 SnAg 合金，阻 擋層一般為金屬 Ni。

3 微凸點在先進封裝中的應(yīng)用及發(fā)展趨勢

晶圓微凸點廣泛應(yīng)用于倒裝芯片球柵格陣列封裝 （flip chip ball grid array，F(xiàn)CBGA）、扇出型封裝和 2.5D/3D 封裝等各類先進封裝中，已實現(xiàn)再布線層 （redistribution layer，RDL）線寬/線距 5 μm 的大規(guī)模量 產(chǎn)。倒裝芯片技術(shù)是目前市場占比最多的封裝技術(shù)， 被應(yīng)用于軍工、無源濾波器、存儲器等領(lǐng)域。晶圓微 凸點除應(yīng)用于常規(guī)線寬/線距 5 μm 的產(chǎn)品中，還應(yīng)用于 如華天、長電、臺積電、三星、Intel 等公司密度更高 的扇出型、2.5D 及 3D 封裝中。華天科技嵌入式硅基扇 出封裝、長電科技多維扇出封裝等封裝技術(shù)，采用 高密度再布線技術(shù)，線寬/線距為 2 μm；臺積電 InFO （ integrated fan-out on substrate ） 技 術(shù)平 臺 孵 化 的 InFO_PoP、InFO_oS 和 InFO_LSI 3 種扇出型封裝，其 中 InFO_oS 線寬/線距為 2 μm。高密度扇出型技術(shù)應(yīng)用 于射頻、無線芯片、處理器、基帶芯片等封裝領(lǐng)域。Intel 公司嵌入式多硅片互連橋型 2.5D 封裝，通過硅橋來實 現(xiàn)高帶寬和短距離的數(shù)據(jù)通信，線寬/線距為 1 μm；三星提供的 2.5D 封裝有 I-CUBE-E、I-CUBE-S 和 H-CUBE，臺積電有 CoWoS_L、CoWoS_R 和 CoWoS_S， 其中 CoWoS_R 的 RDL 間距僅為 4 μm，線寬/線距為 2 μm。2.5D 封裝廣泛應(yīng)用于圖像處理、智能穿戴設(shè)備 領(lǐng)域。Intel 公司的 Foveros3D 封裝已能夠?qū)崿F(xiàn)多個 不同制程的芯片互連，臺積電的 SoIC_WoW 3D 封裝 已能夠?qū)崿F(xiàn) 10 000/mm2 I/O 高密度封裝，三星的 X-CUBE 已 實 現(xiàn) 超 薄 轉(zhuǎn) 接 板 的 工 藝 穩(wěn) 定 性 （100 μm），X-CUBE 封裝線寬/線距已在 2 μm 以下。3D 封裝廣泛應(yīng)用在智能芯片、5G 領(lǐng)域。

圖 10 為晶圓微凸點在各類先進封裝中的應(yīng)用，列 舉了具有代表性的封裝示意圖。其中圖 10（a）為國內(nèi) 封測領(lǐng)軍企業(yè)長電科技的 FCBGA 結(jié)構(gòu)示意圖，芯片與 基板間采用銅柱凸點進行互連，節(jié)距為 130 μm，直徑為 80 μm；圖 10（b）為 InFO_oS，是由多個芯片扇出型工 藝的集成，芯片與基板之間采用銅柱凸點進行互連，相 對于倒裝芯片，大大提升了功能密度；圖 10（c）為三星 的 I-CUBE-E 2.5D 封裝，采用了無硅通孔（through-silicon via，TSV）結(jié)構(gòu)，以布線中介層作為轉(zhuǎn)接板，芯片底部 與轉(zhuǎn)接板上部、轉(zhuǎn)接板底部與基板上部通過錫球凸點進 行互連；圖 10（d）為三星 X-Cube 3D 封裝結(jié)構(gòu)，HBM （high bandwidth memory）芯片是帶有 TSV 的雙面凸點 結(jié)構(gòu)（一般為銅柱凸點），采用兩面成型自動焊完成芯 片間互連，這種立體堆疊互連結(jié)構(gòu)大幅度縮短了信號 傳輸距離，提升數(shù)據(jù)傳輸速度，降低功耗。

圖 11 為邏輯芯片與相對應(yīng)的先進封裝技術(shù)關(guān)鍵工 藝特征尺寸微縮路線圖。圖中顯示，自 2018 年以來， 先進封裝晶圓微凸點間距已經(jīng)下降到 50 μm 以下， 40～50 μm節(jié)距的晶圓微凸點應(yīng)用于2.5D/3D堆疊的半 導體產(chǎn)品中的互連可靠性及可行性已經(jīng)得到驗證，并實現(xiàn)批量生產(chǎn)。然而，隨著人工智能和 5G 技術(shù)的不斷 發(fā)展，封裝產(chǎn)品為獲取更高的帶寬以達到更高的數(shù)據(jù) 傳輸速率，要求微凸點節(jié)距和直徑不斷縮小，導致互 連可靠性問題頻發(fā)。器件往往同時要求高的凸點高度和小的直徑，長期服役過程中，IMC 不斷增長會消耗焊 料，由于焊料體積的收縮，會導致焊接部位產(chǎn)生空隙， 影響焊點的完整性，進而影響互連可靠性。當凸點間距 減小至 20 μm 以下時，在熱壓鍵合時，若產(chǎn)生細微的 傾斜，則會使焊料變形擠出而發(fā)生橋連短路。另外， 因尺寸效應(yīng)，在小直徑的凸點中，IMC 占據(jù)了凸點大 部分的體積，表面擴散和柯肯達爾孔洞等問題急劇增 加，微凸點進一步縮減互連節(jié)距遇到了前所未有的瓶頸。隨著索尼獲得 Ziptronix 公司混合鍵合技術(shù)授 權(quán)，推出了混合鍵合技術(shù)高性能圖像傳感器。半導 體業(yè)界逐步意識到，混合鍵合將會成為突破凸點微型 化瓶頸的有效途徑。此后，Intel、臺積電、三星和華為 等領(lǐng)先機構(gòu)陸續(xù)對混合鍵合技術(shù)展開了深入的研究。Intel公司的Foveros和臺積電集成片上系統(tǒng)都應(yīng)用了混 合鍵合的三維集成產(chǎn)品。Cu-Cu 鍵合是目前相對較為成 熟的混合鍵合方案，即在無焊料的銅柱之間直接完成 互連，能夠有效避免橋接問題，具備優(yōu)良的電、熱、 機械性能，Cu-Cu 鍵合技術(shù)在超小間距（小于 10 μm） 的芯片互連中表現(xiàn)出了巨大的優(yōu)勢。

4 結(jié) 論

在先進封裝工藝技術(shù)中，凸點的制備方法主要有 機械打球法、焊膏印刷法、植球法和電鍍法。機械打 球法受制于金凸點成本和效率問題，目前僅用于 I/O 數(shù) 量不多、對抗電遷移可靠性要求高的產(chǎn)品；焊膏印刷 法因其工藝限制性不適用于低于 200 μm 的細間距凸點 制作；植球法適用于 60 μm 以上凸點制備；電鍍法可 滿足 10 μm 以下凸點制備。凸點結(jié)構(gòu)主要有錫球凸點 和銅柱凸點兩大類，錫球凸點應(yīng)用最廣泛的是 SAC 焊 料體系，受制于成本，低銀的 SAC 體系 SAC105 和 SAC0307 未來可能成為主流；銅柱凸點通常為銅柱+阻 擋層+錫帽結(jié)構(gòu)。晶圓微凸點廣泛應(yīng)用于倒裝封裝、扇出 型封裝和 2.5D/3D 封裝中，但隨著凸點互連節(jié)距不斷縮 小，可靠性問題頻發(fā)。未來晶圓微凸點將朝著更小節(jié)距、 更小直徑方向不斷發(fā)展，同時無焊料的銅柱凸點的 Cu-Cu 鍵合互連方式逐步在小節(jié)距領(lǐng)域占據(jù)主導地位。

轉(zhuǎn)載：半導體在線