国模精品一区二区三区,国产波霸巨爆乳无码视频在线

3D封裝的形式主要分為填埋型(將器件填埋于多層布線內或填埋在基板內部)、有源基板型(硅圓片集成：先把元器件和晶圓基板集成化，形成有源基板；接著布置多層互連線，并在頂層裝配其它芯片或元器件)和疊層型(硅片與硅片堆疊、芯片與硅片堆疊和芯片與芯片堆疊)三類。

3D互連的方式包括引線鍵合(wire bonding，WB)、倒裝芯片(flip chip, FC)、硅通孔(through silicon via, TSV)、薄膜導線(film conductor)等。TSV實現了芯片間的垂直互連，由于垂直互連線的距離最短、強度較高，更易實現小型化、高密度、高性能、多功能化異質結構的封裝，與此同時還可互連異種材質的芯片；目前采用TSV工藝微電子制造技術有兩種：三維電路封裝(3D IC integration)和三維硅封裝(3D Si integration)。兩種形式的不同在于：(1) 三維電路封裝需要把芯片電極制備成為凸點，凸點間進行互連(通過粘結、熔合、焊接等手段鍵合)，而三維硅封裝是芯片與芯片的直接互連(氧化物之間的鍵合以及Cu-Cu鍵合)。(2) 三維電路集成技術可以通過晶圓片之間鍵合實現(三維電路封裝、三維硅封裝)，芯片-芯片鍵合和芯片-晶圓片鍵合僅能采用三維電路封裝。(3) 三維電路封裝工藝集成的芯片之間存在空隙，需填充介質材料以調整系統(tǒng)的熱導率、熱膨脹系數保證系統(tǒng)的機械、電性能的穩(wěn)定性；三維硅封裝工藝集成的芯片之間沒有空隙，且芯片的功耗、體積、重量較小，電性能優(yōu)良。

TSV工藝能夠構建穿過襯底的垂直信號通路，并連接襯底頂部及底部的RDL形成三維的導體通路，因此TSV工藝是構建三維無源器件結構的重要基石之一。根據與前道工序(front end of line，FEOL)及后道工序(back end of line，BEOL)之間的先后順序，TSV工藝可分為三種主流的制造流程，分別是先通孔(ViaFirst)，中通孔(Via Middle)及后通孔(Via Last)工藝流程，如圖所示。

一、通孔刻蝕工藝通孔刻蝕工藝是制造TSV結構的關鍵，選擇合適的刻蝕工藝能有效提升TSV的機械強度與電學特性，并進一步關系到TSV三維器件的整體可靠性。目前主流的TSV通孔刻蝕工藝主要有四種：分別是深反應離子刻蝕法(DeepReactive Ion Etching, DRIE)、濕法刻蝕法、光輔助電化學刻蝕法(photo-assisted electrochemical etching, PAECE)與激光鉆孔法。(1) 深反應離子刻蝕法(DeepReactive Ion Etching, DRIE)深反應離子刻蝕也即DRIE工藝是最為常用的TSV刻蝕工藝，其主要被用于實現高深寬比的TSV通孔結構。傳統(tǒng)的等離子體刻蝕工藝一般僅能實現數微米的刻蝕深度，且刻蝕速率低，缺乏刻蝕掩模選擇性。Bosch 公司在此基礎上進行了相應的工藝改進，通過采用SF6作為反應氣體并在刻蝕過程中釋放C4F8氣體來作為側壁的鈍化保護，經改進后的DRIE工藝適于刻蝕高深寬比通孔，因此按其發(fā)明者名稱也被稱為Bosch 工藝。下圖為通過DRIE工藝刻蝕形成的高深寬比通孔的照片。

DRIE工藝雖然因其良好的可控性被廣泛應用于TSV工藝流程中，但其缺點是側壁平整度較差，同時會形成扇貝形狀的褶皺缺陷，且該缺陷在刻蝕高深寬比通孔時更為顯著。(2)濕法刻蝕濕法刻蝕采用掩模版與化學腐蝕結合的方式實現通孔的刻蝕。最常選用的腐蝕溶液是KOH，其能腐蝕硅襯底上不受掩模版保護的位置，進而形成所需的通孔結構。濕法刻蝕是最早被研發(fā)出的通孔刻蝕工藝，由于其工藝步驟與所需設備均較為簡單，使其適用于低成本下TSV的大批量生產。但其化學腐蝕的機制，決定了該方法所形成的通孔會受到硅片的晶向影響，使刻蝕出的通孔非垂直而是呈現明顯的頂部寬底部窄的現象，這一缺陷限制了濕法刻蝕在TSV制造中的應用。(3)光輔助電化學刻蝕法(photo-assisted electrochemical etching, PAECE)光輔助電化學刻蝕法PAECE，其基本原理是利用紫外光照射加速電子-空穴對的產生，以此加速電化學刻蝕過程。與廣泛使用的DRIE工藝相比，PAECE工藝更適用于刻蝕大于100:1的超大深寬比通孔結構，但其缺點是刻蝕深度的可控性弱于DRIE，其技術可能需要進一步的研究與工藝改進。

(4)激光鉆孔與前述三種方法不同，激光鉆孔法是純粹的物理方法，主要通過高能激光照射使指定區(qū)域的襯底材料熔化并蒸發(fā)，以物理方式實現TSV的通孔構建。利用激光鉆孔法形成的通孔深寬比高，且側壁基本垂直，但由于激光鉆孔實質上是采用了局部加熱的方式來形成通孔，TSV的孔壁會受到熱損傷的負面影響而降低可靠性。

二、襯墊層淀積工藝制造TSV另一項關鍵關鍵技術是襯墊層淀積工藝。襯墊層淀積工藝在通孔刻蝕后執(zhí)行，淀積的襯墊層一般為SiO2等氧化物，襯墊層位于TSV的內部導體與襯底之間，主要起到隔離直流電流泄露的作用。除淀積氧化物外，還需為了下一工序的導體填充淀積阻擋層與種子層。所制造的襯墊層需滿足以下兩點基本要求：第一，絕緣層所具有的擊穿電壓應滿足TSV的實際工作需求；第二，所淀積的各層一致性強，且相互間具有良好的附著力。下圖為采用等離子增強型化學氣相淀積法(Plasma Enhanced Chemical Vapor Deposition, PECVD)淀積襯墊層的照片。

對于選擇的TSV制造流程不同，沉積工藝也需相應調整。對于前通孔工藝流程，可采用高溫沉積工藝以提高氧化層的質量。典型的高溫沉積可采用基于四乙基正硅酸鹽(TEOS)結合熱氧化工藝的方式來形成高度一致的高質量SiO2絕緣層。而對于中通孔及后通孔工藝流程，由于淀積時BEOL工序已完成，需采用低溫方法以保證與BEOL材料的兼容性。在該種條件下，淀積溫度應被限定在450°內，包括采用PECVD 淀積SiO2或SiNx作為絕緣層。另一種常用方式是采用原子層沉積技術(Atomic Layer Deposition, ALD)來沉積Al2O3以獲得更為致密的絕緣層。三、金屬填充工藝TSV的填充工藝緊接著襯墊層淀積工藝之后進行，是決定TSV質量的另一項關鍵技術?？商畛涞牟牧弦罁捎玫墓に嚥煌?，包括摻雜多晶硅、鎢、碳納米管等，但最主流的仍是電鍍銅，這是因為其工藝成熟，且電導率與熱導率均相對較高。按其在通孔內電鍍速率的分布差異，可將其主要分為亞保形(subconformal)、保形(conformal)、超保形(superconformal)與自底向上(Bottom-up)電鍍法等，如圖所示。

亞保形電鍍法主要應用于TSV研究早期，如圖(a)所示，由于電解所提供的Cu離子集中于頂部，而下方補充不足，進而造成通孔頂部的電鍍速率要高于頂部以下，因此通孔在被完全填充前頂部會提前閉合，進而在內部形成較大的空洞。保形電鍍法的示意圖與照片如圖(b)所示，通過確保Cu離子的均勻補充而使得通孔內各位置的電鍍速率基本一致，因此其內部僅會留下一條接縫，空洞體積遠小于亞保形電鍍法，因而被廣泛應用。而為了進一步實現無空洞的填充效果，超保形電鍍法被提出以優(yōu)化保形電鍍法，如圖(c)所示，通過控制Cu離子供應使得底部的填充速率略高于其它位置，從而優(yōu)化填充速率由下至上的階梯度來完全消除保形電鍍法所留下的接縫，以實現完全無空洞的金屬銅填充。自底向上電鍍法可被認為是超保形法中的一種特殊情況，此時除底部外的電鍍速率均被抑制為零，僅從底部逐漸向上電鍍至頂部，該方法除具有保形電鍍法的無空洞優(yōu)勢外，還能有效的減少整體電鍍用時，因而在近年來得到了廣泛的研究。四、RDL工藝技術RDL工藝是三維封裝工藝中一項必不可少的基礎技術，可通過該工藝在襯底的正反兩面制造金屬互連，以實現端口的重新分配或封裝間互連的目的，因此RDL工藝被廣泛應用于扇入-扇出或2.5D/3D封裝體系內。在構建三維器件的過程中，RDL工藝通常被應用于互連TSV以實現多種多樣的三維器件結構。目前主流的RDL工藝主要有兩種，第一種基于感光高分子聚合物，并結合電鍍銅與刻蝕工藝實現；另一種則采用Cu大馬士革工藝結合PECVD與化學機械拋光(ChemicalMechanical Polishing, CMP)工藝實現。下面將分別介紹這兩種RDL的主流工藝路徑。

基于感光高分子聚合物的RDL工藝如上圖所示。首先，通過旋轉在晶圓表面涂覆一層PI或BCB膠，加熱固化后使用光刻工藝在所需位置進行開孔，之后進行刻蝕。接著，在去除光刻膠后通過物理氣相沉積工藝(Physical Vapor Deposition，PVD)在晶圓上濺射Ti與Cu，分別作為阻擋層與種子層。下一步，結合光刻與電鍍Cu工藝在暴露出的Ti/Cu層上制造第一層RDL，然后去除掉光刻膠并刻蝕掉多余的Ti與 Cu。重復上述步驟即可形成多層的RDL結構。該方法目前在工業(yè)界中運用更為廣泛。另一種制造RDL的方法則主要基于Cu大馬士革工藝，并結合了PECVD與CMP工藝。該方法與基于感光高分子聚合物的RDL工藝的思路不同之處在于：在制造每一層的第一步時，先采用PECVD淀積SiO2或Si3N4作為絕緣層，之后利用光刻與反應離子刻蝕在絕緣層上形成窗口，并分別濺射Ti/Cu的阻擋/種子層與導體銅，之后采用CMP工藝將導體層減薄至所需厚度，即形成了一層RDL或通孔層。下圖為基于Cu大馬士革工藝構建的多層RDL剖面示意圖與照片，可以觀察到TSV首先與通孔層V01連接，之后從下至上按RDL1、通孔層V12、RDL2的順序依次疊加。每一層RDL或通孔層均按照上述方法被依次制造。由于該RDL流程需要采用CMP工藝，導致其制造成本高于基于感光高分子聚合物的RDL工藝流程，因此其應用廣泛度相對較低。

五、IPD 工藝技術對于三維器件的制造，除了直接片上集成于MMIC之外，IPD工藝提供了另一種更為靈活的技術路徑。集成無源器件也即IPD工藝，是通過將包括片上型電感器、電容器、電阻器、巴倫轉換器等無源器件的任意組合集成于單獨的襯底上，以形成可按設計需求靈活調用的轉接板形式的無源器件庫。由于在IPD工藝中，無源器件被制造并直接集成于轉接板上，因此其工藝流程相較IC片上集成更為簡單，成本較低，并可作為無源器件庫被提前量產。對于TSV三維無源器件制造而言，IPD更是能有效抵消包括TSV與RDL在內的三維封裝工藝的成本負擔。除成本優(yōu)勢外，IPD的另一優(yōu)點是靈活度較高。IPD的靈活性之一體現在集成方式較為多樣，如下圖所示。除了如圖(a)所示通過倒裝焊工藝或圖(b)所示通過鍵合工藝將IPD直接集成于封裝基板的兩種基礎方式外，還可如圖(c)-(e)所示在一層IPD上集成另一層IPD，以實現更為廣泛的無源器件組合。同時，可如圖(f)所示，進一步將IPD作為轉接板，在上方直接埋置集成芯片，以直接構建高密度的封裝系統(tǒng)。

當采用IPD構建三維無源器件時，同樣可采用TSV工藝與RDL工藝，其工藝流程與前述的片上集成加工方式基本一致，不再重復贅述；區(qū)別是由于集成的對象由芯片改為了轉接板，因此無需額外考慮采用的三維封裝工藝對有源區(qū)與互連層的影響。這進一步引申出了IPD的另一項關鍵靈活性：可根據無源器件設計需求靈活地選擇多種多樣的襯底材料。IPD可選用的襯底材料不僅是Si、GaN等常用半導體襯底材料，還包括Al2O3陶瓷、低溫/高溫共燒陶瓷、玻璃基板等，該特點有效擴展了IPD所集成無源器件的設計靈活度。例如，IPD集成的三維無源電感器結構，可采用玻璃基板來有效提高電感器的性能。與TSV這一概念相對的，在玻璃基板上制造的通孔也被稱為玻璃通孔(throughglassvia,TGV)?；贗PD與TGV工藝制造的三維電感器照片如下圖所示，由于玻璃襯底的電阻率遠高于Si等常規(guī)半導體材料，因此TGV三維電感器具有更優(yōu)異的絕緣特性，在高頻下襯底寄生效應所造成的插入損耗要遠小于常規(guī)TSV三維電感器。