0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何提升Pspice仿真速度

封裝與高速技術(shù)前沿 ? 來(lái)源:封裝與高速技術(shù)前沿 ? 2024-10-09 15:15 ? 次閱讀

Orcad PSpice Designer

OrCAD PSpice A/D和高級(jí)分析技術(shù)(A/A)結(jié)合了業(yè)界先進(jìn)的模擬、模數(shù)混合信號(hào)以及分析工具,以提供一個(gè)完整的電路仿真和驗(yàn)證解決方案。

wKgaoWcGLZKAQ8fgAACsTnBVS4I567.jpg

PSpice嘗試使用機(jī)器資源的優(yōu)化數(shù)量來(lái)提供高效性能。這由選項(xiàng)THREADS控制,

“THREADS=0”是默認(rèn)值,這意味著線程數(shù)由PSpice確定。

PSpice根據(jù)以下因素創(chuàng)建默認(rèn)數(shù)量的模擬線程:

器件計(jì)數(shù):如果器件計(jì)數(shù)過(guò)低,則創(chuàng)建額外線程沒(méi)有幫助。大約每10個(gè)器件創(chuàng)建1個(gè)線程。

系統(tǒng)上的內(nèi)核數(shù):模擬線程數(shù)不超過(guò)邏輯處理器數(shù)。

PSpice在內(nèi)部為每個(gè)器件提供一個(gè)數(shù)字。例如,電阻為0.5,而B(niǎo)SIM mosfet可能為1.5。這是基于該器件模型的計(jì)算復(fù)雜性。核心數(shù)量取決于加權(quán)器件計(jì)數(shù)。例如,如果器件數(shù)量為200個(gè),但都是電阻器,那么與200個(gè)MOSFET相比,pspice將使用更少的芯。

當(dāng)器件計(jì)數(shù)較少時(shí),由于額外的線程創(chuàng)建和調(diào)度時(shí)間,增加線程會(huì)使性能更差,而減少的器件加載時(shí)間并不能補(bǔ)償額外的線程創(chuàng)建和調(diào)度時(shí)間。因此,它不應(yīng)用于器件少的電路。

注:此選項(xiàng)將模擬瞬態(tài)模擬的每個(gè)時(shí)間步的計(jì)算并行化。參數(shù)掃描、蒙特卡羅和數(shù)字器件模擬的不同運(yùn)行沒(méi)有并行化。

如果你為線程指定了一個(gè)非零值,PSpice會(huì)接受這個(gè)值,并創(chuàng)建指定數(shù)量的線程。

例如:THREADS=1表示創(chuàng)建了單個(gè)線程。

現(xiàn)在,您可以在中轉(zhuǎn)儲(chǔ)線程使用情況。通過(guò)在中添加帳戶(hù)來(lái)輸出文件。選項(xiàng)行輸入.cir文件,以查看正在使用的線程數(shù)。將其與計(jì)算機(jī)上可用的邏輯處理器數(shù)量進(jìn)行比較。如果您認(rèn)為增加線程數(shù)會(huì)有所幫助,請(qǐng)?jiān)谠O(shè)置中增加它,然后查看模擬速度是否會(huì)增加。

wKgZoWcGLZyAISLlAAFJyPq0V4g771.png

總結(jié):建議將THREADS=0(默認(rèn)值),并讓系統(tǒng)確定值。當(dāng)然也可以根據(jù)實(shí)際情況添加分析線程。

wKgaoWcGLZ6AIWyfAAC-9q-hmLE595.png

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 混合信號(hào)
    +關(guān)注

    關(guān)注

    0

    文章

    472

    瀏覽量

    64955
  • 仿真
    +關(guān)注

    關(guān)注

    50

    文章

    4082

    瀏覽量

    133599
  • PSPICE
    +關(guān)注

    關(guān)注

    18

    文章

    228

    瀏覽量

    71737
  • orcad
    +關(guān)注

    關(guān)注

    27

    文章

    297

    瀏覽量

    117417

原文標(biāo)題:【技術(shù)指南】如何提升Pspice仿真速度?

文章出處:【微信號(hào):封裝與高速技術(shù)前沿,微信公眾號(hào):封裝與高速技術(shù)前沿】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    求助:如何提高modelsim仿真速度?

    講解一下目前常用的提高modelsim仿真速度的方法,或者硬件加速的常用方法,用到的硬件加速板卡是什么類(lèi)型?
    發(fā)表于 04-16 20:32

    請(qǐng)問(wèn)硬件仿真速度能達(dá)到甚至超過(guò)軟件仿真速度嗎?

    我發(fā)現(xiàn)硬件仿真速度一般要低于軟件仿真速度,我想主要是因?yàn)閏ache miss引起的(在使能cache的情況下),請(qǐng)問(wèn),除了cache miss影響之外,還有哪些因素影響硬件
    發(fā)表于 07-26 17:18

    如何提高M(jìn)PLAB X仿真速度?

    指南說(shuō)關(guān)閉模擬器跟蹤將增加模擬速度高達(dá)50%。但我不清楚如何將這個(gè)選項(xiàng)從Linux終端上關(guān)閉。還有可能使用來(lái)自Linux終端的MDB(MPLAB X的命令行版本)來(lái)提高外部的仿真速度嗎?如果你需要額外的信息,請(qǐng)告訴我。
    發(fā)表于 03-27 10:38

    請(qǐng)問(wèn)硬件仿真速度能達(dá)到甚至超過(guò)軟件仿真速度嗎?

    好的話 有沒(méi)有可能硬件仿真速度大于軟件仿真速度? 在硬件上需要注意哪些影響硬件仿真速度的關(guān)鍵因素?另外我看到軟件仿真(simulator)里面也需要設(shè)置DDR的
    發(fā)表于 05-25 09:13

    Cadence PSpice仿真技術(shù)的優(yōu)勢(shì)有哪些

    Designer提供PCB設(shè)計(jì)人員的仿真技術(shù)是把電路仿真環(huán)境與PCB布局布線設(shè)計(jì)環(huán)境完全集成在一起,構(gòu)成一個(gè)完整的統(tǒng)一集成環(huán)境。設(shè)計(jì)師通過(guò)集成模擬和事件驅(qū)動(dòng)數(shù)字仿真,可以在不犧牲精度的情況下提高
    發(fā)表于 07-07 09:47

    Spice仿真器:仿真速度和容量的提升

    Spice仿真器:仿真速度和容量的提升 度、精度和易用性都是設(shè)計(jì)者使用仿真時(shí)的關(guān)鍵需求,他們要用仿真將自己的模擬、RF和混合信號(hào)設(shè)備推向市
    發(fā)表于 01-23 11:12 ?3656次閱讀
    Spice<b class='flag-5'>仿真</b>器:<b class='flag-5'>仿真速度</b>和容量的<b class='flag-5'>提升</b>

    PSpice教程:PSpice仿真中收斂問(wèn)題的研究

    PSpice教程:PSpice仿真中收斂問(wèn)題的研究
    發(fā)表于 04-07 15:33 ?0次下載

    PSpice教程:PSpice仿真實(shí)踐

    PSpice教程:PSpice仿真實(shí)踐
    發(fā)表于 04-07 15:40 ?0次下載

    PSpice仿真實(shí)踐

    PSpice仿真實(shí)踐 - 2001 哈爾浜工業(yè)大學(xué)
    發(fā)表于 05-19 15:16 ?0次下載

    PSpice仿真實(shí)踐

    Pspice仿真
    發(fā)表于 01-26 11:36 ?0次下載

    放大器仿真模型可提高SPICE仿真速度

    然而,對(duì)于高帶寬放大器,采用s域傳遞函數(shù)的時(shí)域仿真可能非常慢,因?yàn)?b class='flag-5'>仿真器必須首先計(jì)算逆變換,然后利用輸入信號(hào)對(duì)其進(jìn)行卷積。帶寬越高,則確定時(shí)域函數(shù)所需的采樣頻率也越高,這將導(dǎo)致卷積計(jì)算更加困難,進(jìn)而減慢時(shí)域仿真速度。
    的頭像 發(fā)表于 04-09 08:18 ?4358次閱讀
    放大器<b class='flag-5'>仿真</b>模型可提高SPICE<b class='flag-5'>仿真速度</b>

    譜瑞集成電路使用Cadence Spectre X仿真器大幅加速模擬仿真速度

    譜瑞開(kāi)發(fā)的先進(jìn)觸屏產(chǎn)品需要高性能IC以確保精確度和低功耗。為了應(yīng)對(duì)設(shè)計(jì)尺寸的不斷增大,及高速和復(fù)雜性的挑戰(zhàn),譜瑞需要能夠在保證黃金精準(zhǔn)度的同時(shí)具有更快仿真速度的解決方案。
    的頭像 發(fā)表于 10-22 14:02 ?3625次閱讀

    PSpice模擬仿真軟件資料匯總

    PSpice模擬仿真軟件資料匯總
    發(fā)表于 05-08 11:26 ?120次下載

    分析那些對(duì)仿真速度影響較大的編碼風(fēng)格

    另一方面,提高仿真速度這回事,對(duì)于芯片工程師來(lái)說(shuō)本身就是“求人不如求己”。提高服務(wù)器機(jī)器性能意味著更大的資金投入,更高性能的仿真工具也不是一時(shí)半會(huì)能達(dá)成的。而探索更高效的驗(yàn)證方法學(xué),構(gòu)建更高執(zhí)行效率的代碼是當(dāng)下就能做的事情。
    的頭像 發(fā)表于 08-11 09:26 ?990次閱讀

    影響SaberRD仿真速度的因素有哪些呢?

    目前,專(zhuān)業(yè)仿真軟件的功能不斷增加,仿真領(lǐng)域不斷擴(kuò)大,處理的對(duì)象越來(lái)越復(fù)雜,這一切都使得軟件自身顯得越來(lái)越龐大,而硬件的更新速度也往往慢于軟件更新的速度,這就造成了我們的
    的頭像 發(fā)表于 12-06 11:30 ?672次閱讀