深度剖析STM32時鐘系統(tǒng)

下圖是STM32的時鐘樹。從樹上我們可以看到，STM32的時鐘有兩個來源——內(nèi)部時鐘和外部時鐘。按時鐘頻率來分，又分為高速時鐘和低速時鐘。所以STM32的時鐘有四個來源——高速外部時鐘信號（HSE）、低速外部時鐘信號（LSE）、高速內(nèi)部時鐘信號（HSI）和低速內(nèi)部時鐘信號（LSI），圖中分別用藍色的①~④標注。

①HSE高速外部時鐘：由外部4~16MHz的晶體或有源晶振提供，通常采用8MHz，ST三合一板上的也是8MHz。

②LSI低速外部時鐘：外部晶體提供，主要是給實時時鐘（RTC），一般為32.768kHz。

③HSI高速內(nèi)部時鐘：由內(nèi)部RC振蕩器產(chǎn)生的8MHz時鐘，但不夠穩(wěn)定。

④LSI低速內(nèi)部時鐘：內(nèi)部RC振蕩器產(chǎn)生的供給RTC的時鐘，頻率在30kHz~60kHz之間，通常約40kHz。

時鐘在STM32內(nèi)部最終是供給四大塊，圖中用紅色橢圓圈出——USB的48MHz時鐘、系統(tǒng)時鐘SYSCLK、實時時鐘模塊RTC、獨立看門狗的時鐘IWDGCLK。其中最主要的，也是最大頭是系統(tǒng)時鐘SYSCLK，它可以是內(nèi)部或外部高速時鐘直接接過來，也可以內(nèi)、外部高速時鐘是PLL倍頻后提供的，系統(tǒng)時鐘再分別供給Cortex內(nèi)核、SDIO、AHB總線、DMA、APB1、APB2等。

我們通常是采用外部8MHz高速時鐘（HSE），所以著重說HSE。我們以前面的GPIO上的時鐘為例，由ST的Datasheet可知，GPIO是在APB2高速外設(shè)總線上的，圖中綠色的線就是時鐘的流程，我們一步步地來看。

8MHz外部晶體（或晶振）輸入后，先經(jīng)過一個開關(guān)PLLXTPRE（HSE divider for PLL entry），此開關(guān)決定對HSE進行2分頻再輸入到PLL或直接到PLL。我們選擇不分頻。

這樣時鐘又到了第二個開關(guān)PLLSRC（PLL entry clock source），此開關(guān)決定PLL的時鐘來源，是內(nèi)部高速時鐘二分頻的時鐘還是PLLXTPRE的輸出。我們選擇后者，這時的時鐘在進入PLL前還是8MHz，因為在PLLXTPRE我們沒有分頻。

到了PLL倍頻器，由PLLMUL決定倍頻系統(tǒng)數(shù)，可以選擇2~16倍頻輸出，但記住，PLL輸出頻率最高72MHz，所以我們選擇9倍頻，這樣PLL輸出就是最高72MHz的PLLCLK時鐘了。這時的PLLCLK為USB提供時鐘。

開關(guān)SW來決定SYSCLK的時鐘來源，前面已經(jīng)提到，這里我們由PLLCLK做為SYSCLK的來源，這樣系統(tǒng)時鐘SYSCLK就是72MHz了。

在供給外設(shè)前，先經(jīng)過AHB預分頻，我們選擇不分頻；在供給GPIO前，還要再經(jīng)過APB2預分頻，因為APB2為高速外設(shè)，所以我們選擇不分頻，這樣GPIO的時鐘就是72MHz了。注意，低速外設(shè)APB1最高頻率為36MHz，所以在使用APB1的外設(shè)時，要注意設(shè)置好分頻系統(tǒng)。還要注意，要使用外設(shè)，先要對外設(shè)時鐘進行使能，見圖中黃色云形框。這是因為STM32采用了低功耗的設(shè)計，對不使用的外設(shè)，其時鐘不使能，以達到降低功耗的效果。

時鐘的設(shè)置在程序中是怎么來實現(xiàn)的呢？這里我們以前面GPIO的程序來一步步分析。當然，前面的程序是基于ST庫的，其實也就是分析ST的官方庫了。

我們看到main（）函數(shù)中的第一行代碼是調(diào)用了一個函數(shù)：

SystemInit();

這個函數(shù)是在system_stm32f10x.c中：

void SystemInit (void)

{

/* Reset the RCC clock configuration to the default reset state(for debug purpose) */

/* Set HSION bit */

RCC->CR |= (uint32_t)0x00000001;

/* Reset SW, HPRE, PPRE1, PPRE2, ADCPRE and MCO bits */

#ifndef STM32F10X_CL

RCC->CFGR &= (uint32_t)0xF8FF0000;

#else

RCC->CFGR &= (uint32_t)0xF0FF0000;

#endif /* STM32F10X_CL */

/* Reset HSEON, CSSON and PLLON bits */

RCC->CR &= (uint32_t)0xFEF6FFFF;

/* Reset HSEBYP bit */

RCC->CR &= (uint32_t)0xFFFBFFFF;

/* Reset PLLSRC, PLLXTPRE, PLLMUL and USBPRE/OTGFSPRE bits */

RCC->CFGR &= (uint32_t)0xFF80FFFF;

#ifdef STM32F10X_CL

/* Reset PLL2ON and PLL3ON bits */

RCC->CR &= (uint32_t)0xEBFFFFFF;

/* Disable all interrupts and clear pending bits */

RCC->CIR = 0x00FF0000;

/* Reset CFGR2 register */

RCC->CFGR2 = 0x00000000;

#elif defined (STM32F10X_LD_VL) || defined (STM32F10X_MD_VL) || (defined STM32F10X_HD_VL)

/* Disable all interrupts and clear pending bits */

RCC->CIR = 0x009F0000;

/* Reset CFGR2 register */

RCC->CFGR2 = 0x00000000;

#else

/* Disable all interrupts and clear pending bits */

RCC->CIR = 0x009F0000;

#endif /* STM32F10X_CL */

#if defined (STM32F10X_HD) || (defined STM32F10X_XL) || (defined STM32F10X_HD_VL)

#ifdef DATA_IN_ExtSRAM

SystemInit_ExtMemCtl();

#endif /* DATA_IN_ExtSRAM */

#endif

/* Configure the System clock frequency, HCLK, PCLK2 and PCLK1 prescalers */

/* Configure the Flash Latency cycles and enable prefetch buffer */

SetSysClock();

#ifdef VECT_TAB_SRAM

SCB->VTOR = SRAM_BASE | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal SRAM. */

#else

SCB->VTOR = FLASH_BASE | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal FLASH. */

#endif

}

我們可以看到，程序前面一系統(tǒng)Reset或Disable，最后調(diào)用了（紅色標記出來）

SetSysClock();

SetSysClock()函數(shù)也位于system_stm32f10x.c源文件中：

static void SetSysClock(void)

{

#ifdef SYSCLK_FREQ_HSE

SetSysClockToHSE();

#elif defined SYSCLK_FREQ_24MHz

SetSysClockTo24();

#elif defined SYSCLK_FREQ_36MHz

SetSysClockTo36();

#elif defined SYSCLK_FREQ_48MHz

SetSysClockTo48();

#elif defined SYSCLK_FREQ_56MHz

SetSysClockTo56();

#elif defined SYSCLK_FREQ_72MHz

SetSysClockTo72();

#endif

/* If none of the define above is enabled, the HSI is used as System clock

source (default after reset) */

}

因為我們使用的是72MHz時鐘，那肯定我們定義了宏SYSCLK_FREQ_72MHz，所以才調(diào)用的函數(shù)SetSysClockTo72()。我們繼續(xù)跟蹤，會發(fā)現(xiàn)在源文件開頭，我們的確定義了：

#define SYSCLK_FREQ_72MHz 72000000

在SetSysClockTo72()函數(shù)中詳細地對72MHz進行設(shè)置，這里就不一步步分析。

前面已經(jīng)提到，在使用外設(shè)時，要使能相應的外設(shè)時鐘，例如，在使用GPIOB進行流水燈實驗時，程序中調(diào)用了下面的庫函數(shù)，對外設(shè)時鐘進行設(shè)置：

RCC_APB2PeriphClockCmd( RCC_APB2Periph_GPIOB, ENABLE);

另外，STM32還可以把時鐘輸出，如圖左下角的咖啡色方框里面，可以由MCO決定，PLL時鐘二分頻或HIS或HSE或系統(tǒng)時鐘作為主時鐘輸出。