如何克服裸芯片動(dòng)態(tài)特性表征中的挑戰(zhàn)，實(shí)現(xiàn)高效測(cè)量?

功率半導(dǎo)體器件以多種形式使用——封裝為表面貼裝器件(SMD)或功率模塊——廣泛應(yīng)用于各種場(chǎng)景。功率半導(dǎo)體中包含的裸芯片必須在被放入封裝或功率模塊之前進(jìn)行特性表征，以加速開(kāi)發(fā)。然而，裸芯片的尺寸小、結(jié)構(gòu)脆弱，以及探針引起的寄生效應(yīng)，使得這一過(guò)程面臨多重挑戰(zhàn)。

功率半導(dǎo)體器件最初在晶圓上制造，之后進(jìn)行切割和封裝，才能用于實(shí)際的電力電子電路。在制造過(guò)程的早期階段進(jìn)行特性表征，有助于加速器件的開(kāi)發(fā)。對(duì)于功率模塊開(kāi)發(fā)工程師來(lái)說(shuō)，了解功率半導(dǎo)體裸芯片的行為，有助于加快開(kāi)發(fā)進(jìn)程并輔助故障排查。

功率半導(dǎo)體裸芯片動(dòng)態(tài)特性表征的挑戰(zhàn)

功率半導(dǎo)體裸芯片的靜態(tài)特性表征相對(duì)簡(jiǎn)單。芯片被牢固地固定在電導(dǎo)性臺(tái)上以進(jìn)行漏極接觸，而源極和柵極則通過(guò)探針從芯片的頂部探測(cè)。與固定裝置相關(guān)的寄生效應(yīng)不會(huì)顯著影響測(cè)量性能?？梢允褂们€追蹤儀或阻抗分析儀進(jìn)行靜態(tài)特性表征。

然而，功率半導(dǎo)體裸芯片的動(dòng)態(tài)特性表征極為困難。首先，測(cè)試電路中的寄生效應(yīng)會(huì)顯著降低動(dòng)態(tài)特性表征的性能，尤其是對(duì)于寬帶隙功率半導(dǎo)體，其速度非常快。例如，探針針頭引入額外的寄生效應(yīng)，導(dǎo)致振蕩和尖峰，從而使測(cè)量波形失真。這些探針針頭在高電壓信號(hào)下測(cè)試時(shí)還可能引發(fā)電弧。

SiC MOSFET、垂直GaN器件、Si MOSFET和IGBT具有垂直的器件結(jié)構(gòu)，電流從芯片的頂部流向底部。這使得從上下兩側(cè)探測(cè)芯片變得極為困難。因此，必須對(duì)芯片的一側(cè)進(jìn)行焊接。然而，將芯片焊接和拆焊到印刷電路板(PCA)上既不方便，又加速了電路板的磨損，這使得測(cè)試變得不理想。

裸芯片在物理上非常脆弱。在固定過(guò)程中不平衡的力可能輕易導(dǎo)致芯片開(kāi)裂或崩缺。此外，芯片的尺寸通常小于5mm，處理起來(lái)更為困難。此外，由于測(cè)試信號(hào)的快速di/dt(電流變化率)引起的電壓浪涌，加上周?chē)纳姼校阈酒赡軙?huì)破損。

目前用于表征裸芯片的唯一方法是為該芯片創(chuàng)建一個(gè)完整的雙脈沖測(cè)試(DPT)電路板。該電路板包括集成的PCA，配有柵極驅(qū)動(dòng)器、銀行電容、隔離組件及其他必要元件。芯片焊接在PCA的漏極側(cè)，采用線焊接連接源極和柵極。通常情況下，芯片會(huì)涂上一層絕緣材料。

然而，這種設(shè)置僅在芯片特性表征時(shí)使用一次，因?yàn)?a href="http://wenjunhu.com/v/tag/82/" target="_blank">PCB無(wú)法重復(fù)使用。相關(guān)的成本、時(shí)間、精力以及缺乏可重復(fù)使用性，使得工程師不愿頻繁使用。

促進(jìn)裸芯片動(dòng)態(tài)特性表征的技術(shù)

實(shí)現(xiàn)裸芯片動(dòng)態(tài)特性表征需要一些關(guān)鍵技術(shù)和方法。為裸芯片創(chuàng)建一個(gè)特殊夾具是解決方案中最重要的方面。這個(gè)特殊夾具必須滿足以下要求：

· 不使用探針，以避免額外的寄生效應(yīng)和電弧風(fēng)險(xiǎn)

· 夾具必須與裸芯片的垂直結(jié)構(gòu)接觸

· 與裸芯片的接觸必須足夠緊密，以確保電導(dǎo)，但又不能太緊，以避免物理開(kāi)裂或崩缺

· 無(wú)需焊接的接觸

· 一種對(duì)準(zhǔn)小型裸芯片與測(cè)試夾具電極的機(jī)制

· 最小化測(cè)試夾具中的寄生效應(yīng)(例如，<幾個(gè)nH)

· 夾具應(yīng)具備高電壓和大電流能力(例如，600V和40A)

· 輕柔處理裸芯片以避免物理?yè)p傷

下面描述的解決方案利用了新開(kāi)發(fā)的技術(shù)進(jìn)行芯片動(dòng)態(tài)測(cè)試，并實(shí)現(xiàn)了針對(duì)離散器件的雙脈沖測(cè)試器。被測(cè)設(shè)備(DUT)電路板相對(duì)簡(jiǎn)單，如圖2所示。相同的技術(shù)也可以應(yīng)用于功率模塊的雙脈沖測(cè)試器，使功率模塊工程師能夠利用這一新方案對(duì)裸芯片和功率模塊進(jìn)行特性表征。

在DUT電路板上，對(duì)PCB的電極進(jìn)行特殊處理，以實(shí)現(xiàn)無(wú)焊接接觸。還使用了一種具有類(lèi)似電極處理的柔性PCB進(jìn)行頂部連接。通過(guò)將芯片放置在主PCB和柔性PCB之間，可以實(shí)現(xiàn)從芯片頂部到底部的電流流動(dòng)，從而為垂直結(jié)構(gòu)器件提供電流測(cè)量。

PCB設(shè)計(jì)旨在最小化功率環(huán)路和柵環(huán)路中的寄生電感。夾具具有精心設(shè)計(jì)的多個(gè)引腳，從PCA突出，以確保裸芯片準(zhǔn)確對(duì)齊，從而與電極實(shí)現(xiàn)最佳接觸。沒(méi)有探針的存在進(jìn)一步減少了測(cè)試電路中的寄生電感。

對(duì)于Si和SiC器件，可以使用同軸分流電阻，即使其額外插入電感在幾個(gè)納亨里(nH)的范圍內(nèi)。對(duì)于GaN(氮化鎵)裸芯片，專(zhuān)利電流傳感器提供了另一個(gè)減少寄生電感的手段。功率半導(dǎo)體裸芯片通常顯示出不同的形狀因素。因此，我們的策略是為Keysight PD1500A和PD1550A創(chuàng)建定制的DUT電路板，如圖3所示。

圖4顯示了對(duì)額定1.2 kV的SiC MOSFET裸芯片進(jìn)行的示例測(cè)量結(jié)果。測(cè)試在800 V和40 A下進(jìn)行，表明夾具為1.2 kV額定的SiC MOSFET提供了足夠的電壓和電流能力。波形非常干凈，關(guān)斷時(shí)只有小幅度的Vds超調(diào)。從開(kāi)通波形計(jì)算出的功率環(huán)路電感僅為8.3 nH。

裸芯片夾具可以輕松與曲線追蹤儀配合使用，消除了對(duì)裸芯片靜態(tài)測(cè)量中晶圓探針的需求，極大地提高了生產(chǎn)力。

浮思特科技深耕功率器件領(lǐng)域，為客戶提供IGBT、IPM模塊等功率器件以及單片機(jī)(MCU)、觸摸芯片，是一家擁有核心技術(shù)的電子元器件供應(yīng)商和解決方案商。