0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

影響運放電路采樣精度的輸入失調(diào)電流到底該怎么理解?如何解決?800字來搞定它

硬件那點事兒 ? 來源:硬件那點事兒 ? 作者:硬件那點事兒 ? 2024-10-08 14:53 ? 次閱讀

前言

上一篇文章我們講述了運算放大器輸入偏置電流,本文將會講述輸入失調(diào)電流,下一篇文章將會講述失調(diào)電壓,歡迎大家關(guān)注我,以便查閱后續(xù)文章。實際上,輸入失調(diào)電流很重要,它是反相端和非反相端的輸入偏置電流之差,由以下等式給出,其中Ios是輸入失調(diào)電流。

fe7596c4-7f88-11ef-92fe-92fbcf53809c.png

輸入偏置電流是流入運放輸入端的電流,可以等效為連接到每個輸入端的電流源,如圖所示。理想情況下,兩個輸入偏置電流應該相等并相互抵消。然而,現(xiàn)實是不平等的,輸入端電流的差值被定義為輸入失調(diào)電流。所以輸入失調(diào)電流存在的前提是輸入偏置電流,這也是我們?yōu)槭裁聪戎v述輸入偏置電流的原因。

fe8b4258-7f88-11ef-92fe-92fbcf53809c.png

Part 02

輸入失調(diào)電流的影響以及解決對策

輸入偏置電流可以被電路中的電阻轉(zhuǎn)換為電壓,并與信號一起放大。如果電路本身的增益比較大,那么即使是納安級別的失調(diào)電流,也是可能會被放大到毫伏甚至伏特級別,從而導致電路中輸出錯誤。那么我們?nèi)绾谓鉀Q這個問題呢?其實我們可以通過選擇電阻值來消除大部分輸出誤差。

fe9fea14-7f88-11ef-92fe-92fbcf53809c.png

以上圖的反相運放放大電路為例子,詳細講解一下計算過程。當電路中存在多個電源時,我們采用疊加定理分析各個電源的影響是最省事的。此電路中存在三個電源,分別是Vin,Ib1,Ib2,我們分別考慮Vin,Ib1,Ib2對輸出的影響,這樣問題就簡單了。

feb401fc-7f88-11ef-92fe-92fbcf53809c.png

1)通過疊加定理我們可以計算出輸出信號的綜合表達式:

fec9e36e-7f88-11ef-92fe-92fbcf53809c.png

2)通過上述表達式我們可以輕松看出括號中的因子是由于失調(diào)電流導致的,我們要想減小失調(diào)電流對輸出信號的影響,就要想辦法把括號中的因子變得最小。通過對上式進行變換,我們發(fā)現(xiàn)如果我們假定R3=R1||R2,會使得括號內(nèi)因子最小。

fecd7f56-7f88-11ef-92fe-92fbcf53809c.png

這也是為什么文章里將運放的時候一般通過計算R1,R2的并聯(lián)值來計算R3的原因。今天就到這里了,下一文我們將會講述失調(diào)電壓,關(guān)注不迷路哦。

有問題歡迎在評論區(qū)留言交流哦!

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 運放電路
    +關(guān)注

    關(guān)注

    38

    文章

    361

    瀏覽量

    34963
  • 輸入失調(diào)電流
    +關(guān)注

    關(guān)注

    0

    文章

    4

    瀏覽量

    6119
收藏 人收藏

    評論

    相關(guān)推薦

    逐次逼近型AD前端放電路如何設計,放的SNR是否必須比AD的SNR要大才行?

    問題1:逐次逼近型AD芯片內(nèi)部的輸入電阻阻值是不是不太高,一般也就是K歐級別的,并且AD內(nèi)部的輸入電阻阻值會隨采樣率的增加而降低? 問題2:逐次逼近型AD前端
    發(fā)表于 12-19 07:34

    電壓、電流采樣電路的設計及放大倍數(shù)計算

    因為FOC運算需要用到電機的線電流值和母線電壓值,所以ADC采樣功能必不可少。但是單片機的IO口輸入電壓范圍是0~3.3V,所以為了保證安全,需要把測量電壓保持在這個范圍之內(nèi)。 計算
    的頭像 發(fā)表于 11-19 11:35 ?6648次閱讀
    電壓、<b class='flag-5'>電流</b><b class='flag-5'>采樣</b><b class='flag-5'>電路</b>的設計及放大倍數(shù)計算

    電流采樣放電路分享

    中間時刻的電流,可以反映平均電流(用電感續(xù)流來理解,在電感續(xù)流的時候,中間時刻的電流就可以反應平均電流)。
    的頭像 發(fā)表于 11-19 09:31 ?1031次閱讀

    運算放大器的輸入阻抗那么大,為什么還需要輸入偏置電流?1000搞定放電路設計之輸入偏置電流

    哦! 原文標題:運算放大器的輸入阻抗那么大,為什么還需要輸入偏置電流?1000
    的頭像 發(fā)表于 11-06 16:17 ?927次閱讀

    放電路的閉環(huán)增益能大于開環(huán)增益嗎?1200搞定放選型的關(guān)鍵參數(shù)開環(huán)增益

    電路,或者反相放大電路,都需要計算其閉環(huán)增益。但是開環(huán)增益這個參數(shù),我們在設計放電路時好像關(guān)注的很少,那如何理解運放的開環(huán)增益呢? 運算放
    的頭像 發(fā)表于 11-06 09:31 ?2303次閱讀
    <b class='flag-5'>運</b><b class='flag-5'>放電路</b>的閉環(huán)增益能大于開環(huán)增益嗎?1200<b class='flag-5'>字</b><b class='flag-5'>搞定</b><b class='flag-5'>運</b>放選型的關(guān)鍵參數(shù)開環(huán)增益

    1200搞懂放電路輸入失調(diào)電壓的分析,計算,以及選型對策

    IN(-)端子之間的輸入阻抗和輸入偏置電流,導致它們的電壓略有不同。這種稱為輸入失調(diào)電壓的差值乘以增益,表現(xiàn)為與
    的頭像 發(fā)表于 10-11 18:26 ?2302次閱讀
    1200<b class='flag-5'>字</b>搞懂<b class='flag-5'>運</b><b class='flag-5'>放電路</b>中<b class='flag-5'>輸入</b><b class='flag-5'>失調(diào)</b>電壓的分析,計算,以及選型對策

    電流采樣電阻一般選多大 電流采樣放電路

    降與通過電阻的電流成正比。當電流通過電流采樣電阻時,會在電阻兩端產(chǎn)生一個電壓降,通過測量這個電壓降,可以間接得到電路中的
    的頭像 發(fā)表于 10-07 15:13 ?2858次閱讀
    <b class='flag-5'>電流</b><b class='flag-5'>采樣</b>電阻一般選多大 <b class='flag-5'>電流</b><b class='flag-5'>采樣</b>與<b class='flag-5'>運</b><b class='flag-5'>放電路</b>圖

    輸入失調(diào)電流造成的誤差是怎么計算得到的?

    初步結(jié)論是:高阻放的輸入失調(diào)電流很小,造成的誤差遠遠不及輸入
    發(fā)表于 09-20 08:12

    集成放電路的作用是什么

    處理、傳感器接口、數(shù)據(jù)轉(zhuǎn)換等領域。集成放電路的作用非常廣泛,下面將從多個方面介紹集成放電路的作用。 1. 基本功能 集成放的基本功能是
    的頭像 發(fā)表于 09-03 09:25 ?1019次閱讀

    輸入失調(diào)電壓的結(jié)構(gòu)和原理

    因素的影響,其中之一便是輸入失調(diào)電壓(Input Offset Voltage,簡稱VOS)。輸入失調(diào)電壓是衡量放性能優(yōu)劣的重要指標之一,
    的頭像 發(fā)表于 08-23 09:54 ?1203次閱讀

    放的偏置電流失調(diào)電流的區(qū)別

    放(Operational Amplifier,簡稱Op-Amp)是一種具有高增益、高輸入阻抗和低輸出阻抗的放大器。在實際應用中,放的性能受到多種因素的影響,其中偏置電流
    的頭像 發(fā)表于 08-15 15:26 ?852次閱讀

    放電路為什么要偏置電源

    、高輸入阻抗、低輸出阻抗的線性集成電路廣泛應用于模擬信號處理、數(shù)據(jù)轉(zhuǎn)換、放大、濾波、比較等領域。放電路通常由差分
    的頭像 發(fā)表于 08-15 15:25 ?892次閱讀

    TLV9062IDR的電流采樣電路,請問放本身偏差大小是否正常?

    大家好,下圖是TLV9062IDR的電流采樣電路。 實際測試時發(fā)現(xiàn)放本身的偏差有點大,同一塊板子用1號放時,軟件在
    發(fā)表于 08-15 08:17

    THS3001輸入失調(diào)電壓與偏置電流均大于VFA,到底能不能組合?

    THS3001是個電流放,電流放用的沒有VFA多現(xiàn)在有幾個問題 1.這個CFA可以和VFA組合成復合放大器,讓CFA工作在開環(huán)下,提高VFA的亞擺率嗎? 2.這個的
    發(fā)表于 08-05 07:22

    請教幾個關(guān)于OPA2171AIDR放電流采樣的問題

    請教幾個關(guān)于OPA2171AIDR放電流采樣的問題,我們的電流采樣電路如下所示: 我們在
    發(fā)表于 07-31 08:28