芯片和先進封裝的制程挑戰(zhàn)和解決方案

當今世界，人工智能的迅猛發(fā)展已經成為熱門話題，當人們都在關注它將如何改變我們未來生活的時候，身處芯片業(yè)的工程師們開始關注如何在有限的物理空間內，將芯片的性能提升到更高的水平，以及如何在單位體積內集成更多的晶體管，以滿足高性能計算的需求；人工智能對高性能計算的需求是無止盡的，然而，當單位體積內集成的晶體管數(shù)量受到物理極限的限制時，我們必須尋找新的解決方案來延續(xù)其擴展性。

那么，新的方向在哪里呢？答案就在異構集成、先進封裝或者Chiplet等技術上。這些技術正在悄然興起，它們將為芯片制造業(yè)帶來新的機遇和挑戰(zhàn)。異構集成技術可以將不同類型、不同功能的芯片模塊集成在一起，從而實現(xiàn)更高的性能和效率。先進封裝技術則可以將多個芯片封裝在一起，形成一個更大的芯片，從而提高算力。異構集成、先進封裝或者Chiplet等技術的應用，將為芯片制造業(yè)帶來新的生機，也將進一步推動人工智能等技術的發(fā)展 。

1芯片和先進封裝的制程挑戰(zhàn)

面臨物理極限帶來的挑戰(zhàn)和對高性能計算的迫切需求，異構集成和先進封裝技術應運而生。如果我們把單位體積內集成的晶體管數(shù)量理解成Vertical (縱向發(fā)展)，異構集成就是Horizontal(橫向發(fā)展)，那么我們可以利用更大的橫向擴展并聯(lián)合更多芯片來彌補單顆芯片晶體管數(shù)量的限制。

異構集成可以有效延續(xù)高性能計算的擴展需求，但在實際制造過程中并非一帆風順，否則也不會成為當下的熱門話題。簡單多芯片組合封裝并不是高新科技，然而把所有尖端的芯片集成一體并保證其性能數(shù)倍增長，這種集成看似簡單可行，實則不得不靠犧牲部分良率才能有限獲得，這主要是由于采用新的制造工藝、新的材料，以及FE（前道）和BE（后道）的制程混合應用（如圖1）等帶來的挑戰(zhàn)；這種制造工藝雖然從性能上可以維持摩爾定律的發(fā)展，但是也帶來更多制造和良率的挑戰(zhàn)（圖2）。

圖1

圖2

Bumping 連接密度帶來的挑戰(zhàn)：當橫向擴展使單位面積內的芯片數(shù)量得到提升，接下來需要去解決與之匹配的芯片到芯片的傳輸速率問題，先進封裝的混合鍵合Bumping制程，就是其中的方案，Bumping間距越來越?。▓D3），這種封裝技術雖然讓芯片之間具備更短的連接路徑和更多的連接數(shù)量，但是如何互連KGD（無缺陷芯片）并不容易；特別是當前異構集成制造生態(tài)還沒有完全成熟并還在不斷演變的狀況下，需要更可靠的制程控制與良率管理解決方案來幫助其穩(wěn)定的投入量產， 混合鍵合成為異質集成的關鍵轉折。

圖3

2芯片和先進封裝制程控制解決方案

異構集成和先進封裝的混合鍵合工藝是擴展各類封裝與應用的關鍵技術?；旌湘I合的主要優(yōu)勢是通過提高互連密度從而提升速度、帶寬和電源效率；混合鍵合的 W2W（晶圓到晶圓）集成是用于制造CMOS圖像傳感器和3D NAND的關鍵；混合鍵合的D2W（芯片到晶圓）集成多用于 AI 邏輯芯片和高帶寬存儲器。這些在各個工藝段復雜的制程，給最終成品良率帶來巨大的挑戰(zhàn)，怎樣保證最終的成品良率并可批量生產，制程控制與良率管理生產工具至關重要。KLA提供專業(yè)的、通過產業(yè)界充分驗證過的制造、檢測與量測解決方案（圖4）

圖4

3結語

如果人工智能的高性能計算需求引領了異構集成和先進封裝的浪潮，那么克服良率和產能的挑戰(zhàn)就是KLA開發(fā)創(chuàng)新型技術不可或缺的一部分，我們可以想象因一個集成芯片的缺陷而導致昂貴的多芯片封裝報廢或者額外的篩查，這種損失是不可接受的。KLA致力于研發(fā)封裝制程綜合解決方案，包括制程方案：保證制造過程中的良率；量測方案：對生產工藝過程量化分析控制，確保新產品和量產中的工藝誤差時刻在規(guī)格范圍內；檢測方案：有效管理每一片在制產品的良率，從而確保最終良率長期可管可控。KLA將這些經驗與廣泛的良率管控、檢測和量測系統(tǒng)相結合，致力于成為先進封裝制造商們的理想合作伙伴。