0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

設(shè)計fpga穩(wěn)定電源定序的注意事項

電子設(shè)計 ? 來源:互聯(lián)網(wǎng) ? 作者:佚名 ? 2017-11-15 14:50 ? 次閱讀

確保多重 FPGA 電軌依正確順序關(guān)閉,跟確保開機(jī)程序是否正確一樣重要,可避免裝置因電壓狀態(tài)無法判斷而提早出現(xiàn)故障。

電源定序的安全考慮

在啟動目前的大型系統(tǒng)單芯片 FPGA 的多重電軌時,有許多技巧可用來控制其啟動順序和時序。遵照裝置制造商所指定的正確順序甚為重要,如此可避免裝置抽取過多電流而導(dǎo)致?lián)p壞。

有些方法是透過操縱各轉(zhuǎn)換器的電源良好輸出,來控制順序中下一個供應(yīng)的 Enable 腳位。如需要繼電器,可插入電容器。另一種類似的方式則是使用重置 IC,在前一個供電達(dá)到所要求的電壓后啟動下一個轉(zhuǎn)換器。每種方法都有一些缺點,且這些方法都無法控制電源關(guān)閉的順序。依正確的相反順序關(guān)閉電軌,跟開啟電源順序是否正確一樣重要,都是為了確保裝置能安全運作。

使用專用的電源定序 IC,則更能穩(wěn)定確保其順序正確。IC 可程序化,在所要的時間點分別傳送 Enable 訊號。圖 1 顯示多信道序列發(fā)生器如何管理 FPGA 核心邏輯、周邊和 I/O 電域。即使如此,電源關(guān)閉順序仍舊難以控制,因為每個電軌上的去耦合電容器在轉(zhuǎn)換器關(guān)閉后仍可能殘留電荷,且殘留時間不一定,而每個電軌最多可能連接多達(dá) 20mF 的總?cè)ヱ詈想娙荨?/p>

1.jpg

圖 1. 透過定序 IC 管理 FPGA 電軌。

電源關(guān)閉控制

使用具有已知時間常數(shù)的電路,主動將去耦合電容器放電,序列發(fā)生器便能維持正確的電源關(guān)閉順序,其做法是在串聯(lián)的電容器中暫時插入放電電阻器。圖 2 顯示如何在加入最少必要組件下,使用一對細(xì)心挑選的 MOSFET 將電阻器插入電路中。

電源序列發(fā)生器的 EN 輸出連接到 DC-DC 穩(wěn)壓器的 Enable 腳位,也連接到 P 通道 MOSFET (Q1) 的閘極。序列發(fā)生器輸出降低停用 DC-DC 穩(wěn)壓器時,Q1 便會反轉(zhuǎn)訊號,開啟 N 信道 MOSFET Q2。開啟時,Q2 會透過 R2 電阻使 15mF 去耦合電容器放電到接地。

2.jpg

圖 2. 控制電源定序的主動放電電路。

圖中的電路假設(shè) DC-DC 穩(wěn)壓器在提供關(guān)機(jī)訊號后無法持續(xù)產(chǎn)生輸出。假如 DC-DC 穩(wěn)壓器的輸出能在收到關(guān)機(jī)指令后持續(xù)供應(yīng)電源,則需要額外的繼電器才能啟動放電電路。

選擇的 R2 值必須能確保適當(dāng)?shù)姆烹姇r間,讓序列發(fā)生器能在可接受的時間間隔內(nèi)完成關(guān)機(jī)。另外還要注意的是,電阻必須夠大,才能避免電流尖峰值上升率過快,避免引發(fā) EMI 問題,以及對 Q2 和去耦合電容器組造成瞬態(tài)熱應(yīng)力。實務(wù)上,選擇 R2 值時需考慮一些額外的重要參數(shù),像是 Q2 的導(dǎo)通電阻 (RDS(ON)) 和電容器組的等效串聯(lián)電阻 (ESR)。

選擇 MOSFET Q1 時應(yīng)參考電源序列發(fā)生器的輸出電壓閾值。所選的裝置應(yīng)有夠高的閘極閾值電壓 (VGS(th)),確保序列發(fā)生器輸出為高電位時能保持關(guān)閉,但要注意的是,VGS(th) 會隨接面溫度上升而下降。本范例中選擇的序列發(fā)生器操作供應(yīng)電壓為 5V,最小指定高電位輸出電壓為 4.19V。Q1 的 VGS(th) 在 60°C 環(huán)境操作溫度下必須大于 0.9V,以確保運作正常。此外,閘極應(yīng)使用 100k? 電阻下拉至源極電位,以避免誤開。查看 MOSFET 數(shù)據(jù)表中 VGS(th) 與溫度的標(biāo)準(zhǔn)化曲線,顯示 Diodes 公司的 ZXMP6A13F 符合要求:保證最小 VGS(th) 在室溫下為 1V,到 60°C 則下降至 0.9V 左右。

在此范例中,我們假設(shè)序列發(fā)生器必須在 100ms 內(nèi)關(guān)閉總共 10V 的電軌。因此,每個電軌的去耦合電容器組必須在 10ms 內(nèi)完成放電。目標(biāo)是達(dá)成 RC 時間常數(shù) 8ms 的 3 倍,確保電容器在要求時間內(nèi)放電到全電壓的 5% 以下。計算 RC 常數(shù)時,電容器組的 MOSFET RDS(ON)、寄生線路電阻和 ESR 都必須與電阻器 R2 一同納入考慮。

假設(shè)電容器 ESR 和線路電阻加起來不超過 10m?,去耦合電容器組的總電容值為 15mF,則 RDS(ON) 和 R2 的適當(dāng)值可用下列表達(dá)式求得:

3 x (10mΩ + R2 + (1.5 x RDS(ON))) x 15mF = 8ms

假設(shè) R2 = 50mΩ,功率 MOSFET Q2 的 RDS(ON) 在 VGS = 4.5V 且環(huán)境溫度為 25?C 下必須小于 80mΩ。

選擇 MOSFET 時,溫度相關(guān)變動的效應(yīng)和 RDS(ON) 的批量變異也應(yīng)考慮在內(nèi)。RDS(ON) 在 4.5V 閘極驅(qū)動下、超出預(yù)期作業(yè)溫度范圍時的變異可能高達(dá) 15mΩ。因此最好的做法是,確定 R2 為所選 MOSFET 之制造商指定最大 RDS(ON) 的兩倍左右。如果 R2 為 50m?,則可選用 Diodes 公司的 DMN3027LFG N 通道 MOSFET。此裝置在 VGS = 4.5V、室溫下的 RDS(ON) 典型值和最大值分別為 22m? 和 26.5m?。因此,RDS(ON) 變化可從 15mΩ 到 40mΩ,放電時間從 95% (3 倍 RC) 的 3.9ms 起跳,使用最差 20mF 大小的電容器組時放電時間則可能拉長到 5.4ms。

MOSFET 夠耐用嗎?

DMN3027LFG 會隨時間以電流和電壓為函數(shù)消耗電容器內(nèi)的能源,因此有需要評估最大單一脈沖,讓功率 MOSFET 能夠安全應(yīng)付,同時確保接面溫度不會超過絕對最高額定典型值 TJ(max) = 150°C。相關(guān)詳細(xì)資料可查看 MOSFET 數(shù)據(jù)表中的安全操作區(qū) (SOA)。SOA 應(yīng)以所需的 MOSFET 閘極驅(qū)動器應(yīng)用的環(huán)境操作溫度為基礎(chǔ)。在使帶 0.9V 電荷的電容器組放電時,可接受的 SOA 曲線應(yīng)指出單一脈沖尖峰電流量為至少 1V,脈沖寬度介于 1ms 至 10ms。SOA 應(yīng)適用于一般的應(yīng)用環(huán)境溫度,安裝在使用最少散熱器 (亦稱最小建議墊片 (MRP) 配置) 下的電路板上時,亦即假設(shè)的 60°C。

此外也需要考慮 DMN3027LFG (Q2) MOSFET 和 R2 串聯(lián)電阻的功耗。最糟的使用情況,就是在很短的時間內(nèi)對電容器進(jìn)行充放電。假設(shè)最糟情況下,電源序列發(fā)生器可進(jìn)入連續(xù)回路,每隔 20ms 啟動一次 DC-DC 穩(wěn)壓器并接著停用 (10ms 啟用 + 10ms 停用),DMN3027LFG 和 R2 將會有大約 0.5W 的功耗。這是從電容器組儲存的已知總能源會每隔 20ms 放電計算得到:

P = E ÷ t = ?CV2 ÷ 20ms = 500mW (假設(shè) C = 20mF,充電至 1V)

DMN3027LFG 的最大溫度調(diào)整 RDS(ON) 為 40mΩ,因此 Q2 和 R2 的功耗分別為 222mW 和 278mW。若 RDS(ON) 為較低的 15mΩ,R2 的功耗將增加到 385mW,因此需使用 0.5W 額定值的電阻。

在一般應(yīng)用中,環(huán)境溫度預(yù)期接近 60°C,而 DMN3027LFG 在最小建議墊片配置下的接面至環(huán)境熱電阻 (RθJA) 為 130°C/W,功耗達(dá) 222mW 時 TJ 接近 90°C。這表示 TJ(max) = 150°C 還有很多預(yù)留空間。

圖 3 顯示電路實際運作方式。尖峰電流限制在大約 12.5A,電容器組從初始 1V 充電狀態(tài)下放電至 5% 的時間約為 4ms,此數(shù)值接近理論值的計算結(jié)果。

圖 3.在控制時間和限制放電電流下關(guān)閉單一電軌。

結(jié)論

依照正確順序關(guān)閉個別電源供應(yīng),跟確定開機(jī)順序是否正確一樣重要,都是為了避免復(fù)雜的多軌式 FPGA 損壞。讓去耦合電容器主動放電,有助于穩(wěn)定確保每個電軌能在已知的時間內(nèi)關(guān)閉。在選擇主動放電電路的組件,也就是主要的串聯(lián)電阻器和主要 MOSFET 開關(guān)時,應(yīng)確保組件具備適當(dāng)?shù)臅r間常數(shù),且能耐受最糟的電源循環(huán)條件下所造成的應(yīng)力。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1629

    文章

    21744

    瀏覽量

    603657
  • FPGA器件
    +關(guān)注

    關(guān)注

    1

    文章

    22

    瀏覽量

    11609
收藏 人收藏

    評論

    相關(guān)推薦

    功放電路電源設(shè)計注意事項

    功放電路電源設(shè)計是確保功放電路穩(wěn)定運行和提供足夠功率輸出的重要環(huán)節(jié)。以下是一些關(guān)于功放電路電源設(shè)計注意事項的介紹: 一、電源變壓器選擇 功率
    的頭像 發(fā)表于 12-03 10:41 ?217次閱讀

    運放電路設(shè)計注意事項有哪些

    運放電路設(shè)計需要注意多個方面,以確保電路的性能、穩(wěn)定性和可靠性。以下是一些關(guān)鍵的注意事項: 一、電源設(shè)計 供電方式選擇 :運放可以使用單電源
    的頭像 發(fā)表于 10-18 10:20 ?509次閱讀

    ADS8528、ADS8548和ADS8568時注意事項

    電子發(fā)燒友網(wǎng)站提供《ADS8528、ADS8548和ADS8568時注意事項.pdf》資料免費下載
    發(fā)表于 10-10 09:38 ?1次下載
    ADS8528、ADS8548和ADS8568時<b class='flag-5'>序</b><b class='flag-5'>注意事項</b>

    繞線電感定制的注意事項

    電子發(fā)燒友網(wǎng)站提供《繞線電感定制的注意事項.docx》資料免費下載
    發(fā)表于 09-20 11:24 ?0次下載

    電源模塊進(jìn)行焊接的注意事項

    電子發(fā)燒友網(wǎng)站提供《對電源模塊進(jìn)行焊接的注意事項.pdf》資料免費下載
    發(fā)表于 09-20 11:07 ?0次下載
    對<b class='flag-5'>電源</b>模塊進(jìn)行焊接的<b class='flag-5'>注意事項</b>

    光纖收發(fā)器的使用方法和注意事項

    光纖收發(fā)器作為光纖通信系統(tǒng)中的關(guān)鍵設(shè)備,其正確的使用方法和注意事項對于確保網(wǎng)絡(luò)傳輸?shù)?b class='flag-5'>穩(wěn)定性和可靠性至關(guān)重要。光纖收發(fā)器作為光纖通信系統(tǒng)中的關(guān)鍵設(shè)備,其正確的使用方法和注意事項對于確保網(wǎng)絡(luò)傳輸?shù)?b class='flag-5'>
    的頭像 發(fā)表于 08-26 15:20 ?993次閱讀

    先進(jìn)FPGA電源設(shè)計注意事項(電源設(shè)計器121)

    電子發(fā)燒友網(wǎng)站提供《先進(jìn)FPGA電源設(shè)計注意事項(電源設(shè)計器121).pdf》資料免費下載
    發(fā)表于 08-26 09:27 ?0次下載
    先進(jìn)<b class='flag-5'>FPGA</b>的<b class='flag-5'>電源</b>設(shè)計<b class='flag-5'>注意事項</b>(<b class='flag-5'>電源</b>設(shè)計器121)

    現(xiàn)場總線的使用方法與注意事項

    穩(wěn)定可靠運行,正確的使用方法和注意事項至關(guān)重要。本文將詳細(xì)介紹現(xiàn)場總線的使用方法和注意事項,以供讀者參考。
    的頭像 發(fā)表于 06-06 11:49 ?800次閱讀

    FPGA的高速接口應(yīng)用注意事項

    FPGA平臺接地點接線到實驗室大地。 綜上所述,FPGA的高速接口應(yīng)用需要綜合考慮信號完整性、電源管理、接口標(biāo)準(zhǔn)化、布線與布局以及靜電防護(hù)等方面。遵循這些注意事項將有助于確保
    發(fā)表于 05-27 16:02

    FMD LINK 使用注意事項

    電子發(fā)燒友網(wǎng)站提供《FMD LINK 使用注意事項.pdf》資料免費下載
    發(fā)表于 05-06 10:11 ?0次下載

    FPGA設(shè)計添加復(fù)位功能的注意事項

    本文將回顧使用重置輸入對給定功能進(jìn)行編碼的一些基本注意事項。設(shè)計者可能會忽視使用復(fù)位輸入的后果,但不正確的復(fù)位策略很容易造成嚴(yán)重處罰。復(fù)位功能會對 FPGA 設(shè)計的速度、面積和功耗產(chǎn)生不利影響。
    發(fā)表于 05-03 09:49 ?221次閱讀
    向<b class='flag-5'>FPGA</b>設(shè)計添加復(fù)位功能的<b class='flag-5'>注意事項</b>

    DC電源模塊的使用注意事項和安全規(guī)范

    BOSHIDA DC電源模塊的使用注意事項和安全規(guī)范 DC電源模塊在電子設(shè)備的設(shè)計和實驗中起到了至關(guān)重要的作用。然而,為了確保安全和可靠性,使用DC電源模塊時需要
    的頭像 發(fā)表于 04-03 14:09 ?501次閱讀
    DC<b class='flag-5'>電源</b>模塊的使用<b class='flag-5'>注意事項</b>和安全規(guī)范

    家用路由器的使用技巧和注意事項**

    家用路由器使用技巧包括合理放置、定期重啟、設(shè)置強(qiáng)密碼、設(shè)置訪客網(wǎng)絡(luò)、更新固件、啟用雙頻網(wǎng)絡(luò)和設(shè)置家長控制。注意事項包括避免過度擁擠、防止過度疲勞、防止遮擋信號、定期檢查網(wǎng)絡(luò)設(shè)備、保護(hù)隱私信息、避免惡意攻擊和避免強(qiáng)度過高的信號。遵循這些技巧和注意事項,可以提高家庭網(wǎng)絡(luò)的連接
    的頭像 發(fā)表于 03-21 17:37 ?815次閱讀

    西門子定位器自動整步驟、優(yōu)勢及其注意事項

    西門子定位器自動整步驟、優(yōu)勢及其注意事項? 西門子定位器是一種用于工業(yè)自動化系統(tǒng)中的控制器,其具有自動整功能,能夠方便地調(diào)整控制系統(tǒng)的參數(shù)。本文將介紹西門子定位器的自動整步驟、優(yōu)
    的頭像 發(fā)表于 02-03 11:29 ?4308次閱讀

    浪涌抑制器的應(yīng)用及注意事項?

    浪涌抑制器的應(yīng)用及注意事項?|深圳比創(chuàng)達(dá)電子
    的頭像 發(fā)表于 01-19 09:55 ?749次閱讀
    浪涌抑制器的應(yīng)用及<b class='flag-5'>注意事項</b>?