淺析2024年半導(dǎo)體行業(yè)的兩大關(guān)鍵詞

本期奇說芯語Kiwi Talks 將淺析2024年半導(dǎo)體行業(yè)的兩大關(guān)鍵詞RISC-V & Chiplet...

RISC-V: 一種開放指令集架構(gòu)的崛起

RISC-V（Reduced Instruction Set Computing – V）無疑正是當(dāng)下芯片產(chǎn)業(yè)的熱門關(guān)鍵詞！使用最開放開源協(xié)議之一的BSD，只用十年就達(dá)到出貨量100億顆（ARM 指令集芯片達(dá)到相同出貨量用了近 30 年）的RISC-V，大有與x86和Arm兩大指令集三分天下的潛力。

相對于市場上兩大主流的指令集架構(gòu)x86和ARM，RISC-V這個新玩家具有哪些優(yōu)勢？

免費(fèi)和開放：任何人都可以使用、修改和分發(fā)它。

具有可擴(kuò)展性：可以根據(jù)需求定制指令集，適用于各種應(yīng)用場景，從嵌入式系統(tǒng)到超級計(jì)算機(jī)。

簡潔設(shè)計(jì)：易于實(shí)現(xiàn)和優(yōu)化，提高性能和效率。

RISC-V：全力發(fā)力高性能計(jì)算HPC領(lǐng)域

2023年初，RISC-V International將HPC確定為RISC-V增長的戰(zhàn)略優(yōu)先領(lǐng)域，再加上最近批準(zhǔn)的矢量擴(kuò)展和大量移植關(guān)鍵HPC庫和工具的HPC軟件工作，很明顯，這一領(lǐng)域的勢頭正在迅速增長。

2023年6月，全球RISC-V軟件生態(tài)計(jì)劃RISE（RISC-V Software Ecosystem）組織成立。該計(jì)劃由谷歌、英特爾、高通、聯(lián)發(fā)科、Andes、平頭哥、Rivos、SiFive、Ventana、三星、英偉達(dá)、Imagination等共13家產(chǎn)業(yè)巨頭共同發(fā)起的，旨在協(xié)助RISC-V國際基金會共同加速RISC-V商用軟件生態(tài)建設(shè)。

從行業(yè)支持的角度來說，由于電子產(chǎn)業(yè)發(fā)展的不確定性和產(chǎn)業(yè)鏈的區(qū)域化大趨勢，RISC-V在全球范圍內(nèi)都得到了前所未見的支持力度。僅是HPC領(lǐng)域，聯(lián)盟都有個專門的SIG-HPC（高性能計(jì)算特別興趣小組），也算是為RISC-V在HPC社區(qū)的發(fā)展做的努力之一。

基于定制計(jì)算平臺日益增長的需求，RISC-V 帶來的項(xiàng)目的開源性、可定制性質(zhì)為工程師提供了大量的資源和靈活性。因此，越來越多的初創(chuàng)公司投身于RISC-V 芯片的研發(fā)并在這一領(lǐng)域取得了關(guān)鍵的突破。

例如SiFive的P670是個13級流水線、4發(fā)射的亂序架構(gòu)，在面積效益上對標(biāo)的是Arm Cortex-A78；Ventana發(fā)布的Veyron V2 CPU，在指令擴(kuò)展、內(nèi)核設(shè)計(jì)、互聯(lián)標(biāo)準(zhǔn)、制程工藝等眾多方面進(jìn)行了全面升級。其核心配置方面，基于臺積電4nm工藝，依然是基于8流水線設(shè)計(jì)，支持亂序執(zhí)行，主頻高達(dá)3.6GHz，單個集群的內(nèi)核數(shù)量提升到了32個，多集群最多可擴(kuò)展至192核以及Tenstorrent的3nm AI & CPU Chiplets Grendel等。

Chiplet展現(xiàn)成本、良率及靈活性優(yōu)勢

我們知道Chiplet技術(shù)是將原本一塊復(fù)雜的SoC芯片分解為小的芯粒,其模塊化設(shè)計(jì)的概念,將有利于架構(gòu)設(shè)計(jì)的重新劃分和創(chuàng)新,實(shí)現(xiàn)芯片的不同功能區(qū)解耦,有利于一些芯粒的復(fù)用,形成系列化產(chǎn)品,可實(shí)現(xiàn)低設(shè)計(jì)成本、低制造成本、高良率,并且縮短產(chǎn)品商用上市時間和后續(xù)產(chǎn)品的迭代周期。

目前主流的國際芯片大廠英偉達(dá)、Intel及AMD等推出的一系列新產(chǎn)品均使用了Chiplet技術(shù)。

根據(jù) Gartner 數(shù)據(jù)統(tǒng)計(jì)，基于 Chiplet 的半導(dǎo)體器件銷售收入在 2020 年僅為 33 億美元， 2022 年已超過 100 億美元，2023 年超過 250 億美元，2024 年將達(dá)到 505 億美元，復(fù)合年增長率高達(dá) 98%。超過 30%的 SiP 封裝將使用芯粒（Chiplet）來優(yōu)化成本、性能和上市時間。

國產(chǎn)芯片彎道超車的新機(jī)遇

在國際貿(mào)易大環(huán)境不能支持國內(nèi)使用先進(jìn)制程工藝的背景下，RISC-V與Chiplet共同構(gòu)成了國內(nèi)芯片的優(yōu)先解決方案。

一方面開源的RISC-V和國產(chǎn)IP可以讓我們達(dá)成真正的“自主可控”，Chiplet又可以實(shí)現(xiàn)不同產(chǎn)品、代際的復(fù)用，從而提升良率、降低制造復(fù)雜度和成本。

另一方面開源的RISC-V能夠降低芯片開發(fā)門檻，促進(jìn)芯片人才培養(yǎng)，推進(jìn)芯片業(yè)創(chuàng)新，從而成為中國企業(yè)發(fā)展AI和HPC的重要突破口。

RISC-V具備開源、開放、靈活和高度可定制特性，而Chiplet是構(gòu)建下一代半導(dǎo)體產(chǎn)品前進(jìn)戰(zhàn)略的重要組成部分，可以輕松構(gòu)建高性能CPU。其“可組合性”讓用戶以最佳比例組合計(jì)算、內(nèi)存和I/O，創(chuàng)造一個在性能、成本效益、工作負(fù)載等各方面都更為高效的系統(tǒng)。將RISC-V的開放式架構(gòu)與 Chiplet開放式硬件設(shè)計(jì)相結(jié)合，能有效推動數(shù)據(jù)中心的工作流程效率，將單插槽性能發(fā)揮到極致。

RISC-V 和Chiplet所能達(dá)成的靈活性還不止于此，各層級的靈活性和定制性未來還有更大的潛力做挖掘。在目前智算中心對芯片間互聯(lián)，服務(wù)器集群互聯(lián)通信方面提出了更高的要求，這時就需要考慮核心的可擴(kuò)展性，也就是核心與互聯(lián)的協(xié)同優(yōu)化。RISC-V在這一層級給出了自由度，可能會比一些現(xiàn)有標(biāo)準(zhǔn)做得更好，這也讓RISC-V在這一層級的生態(tài)發(fā)展有了不同的可能性。

奇異摩爾能夠針對不同客戶的不同需求，提供從片內(nèi)互聯(lián)、片間互聯(lián)、集群間互聯(lián)的全棧解決方案。以奇異摩爾旗下的通用互聯(lián)芯粒 Kiwi IO Die為例，產(chǎn)品集成了如D2DDDRPCIeCXL等大量存儲、互聯(lián)接口，最高可以支持10+Chiplets，構(gòu)建高達(dá)192 core CPU或1000T GPU的算力平臺。

Ventana Veyron V2搭載奇異摩爾I/O Die

目前全球首款基于RISC-V架構(gòu)的服務(wù)器CPU，性能超越AMD高端服務(wù)器芯片Epyc 9754的Ventana Veyron?V2，正是搭載了這一款奇異摩爾的互聯(lián)芯粒 Kiwi IO Die，以實(shí)現(xiàn)允許客戶將自身矩陣引擎添加到處理器架構(gòu)之中。通過支持定制加速器的集成，從而為不同工作負(fù)載提供更高的效率。這種靈活的商業(yè)模式意味著可以更快速地制造芯片，并通過集成加速器改變處理器的性能曲線，以適應(yīng)不同的應(yīng)用場景。 同時，奇異摩爾Kiwi IO Die在特定領(lǐng)域方面，通過對計(jì)算芯粒、內(nèi)存和各種加速器配比的整體規(guī)劃，為各種工作負(fù)載提供靈活的硬件配置選項(xiàng)；在CPU中內(nèi)置了端到端的RAS，確保所有總線都受到安全啟動驗(yàn)證和級別驗(yàn)證等保護(hù)，同時克服側(cè)通道攻擊和其他漏洞，確保CPU芯粒和整個SoC層面的安全。

寫在最后，高性能計(jì)算的未來在于擁抱專業(yè)化和利用新興的開放式 Chiplet 市場。通過將特定領(lǐng)域的加速器與模塊化異構(gòu)系統(tǒng)中的通用處理器相結(jié)合，高性能計(jì)算可以達(dá)到前所未有的性能和效率水平。

奇異摩爾作為業(yè)內(nèi)Chiplet互聯(lián)的先行者正積極通過加入互聯(lián)標(biāo)準(zhǔn)組織、提供全系列的互聯(lián)產(chǎn)品（片內(nèi)/片間/網(wǎng)間全覆蓋），聯(lián)合生態(tài)合作伙伴共同創(chuàng)建一個更開放的半導(dǎo)體行業(yè)生態(tài)，推動高性能計(jì)算產(chǎn)業(yè)的革命與發(fā)展。