0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

示波器的DDC(數(shù)字下變頻)技術詳解

h1654155971.7688 ? 來源:互聯(lián)網(wǎng) ? 作者:佚名 ? 2017-10-27 09:43 ? 次閱讀

如今隨著電子產(chǎn)品設計的日趨復雜,測試內(nèi)容也越來越復雜,人們可能不僅需要知道信號的時域特性,也想了解信號的頻域特性,或者多域的聯(lián)合特性也需要進行測量。結(jié)果是,很可能在工作測試臺上擺滿了各種儀器:示波器、頻譜儀……等等,工作空間受到擠占,并且更重要的是測試工作變得復雜,各種儀器的復雜連接,儀器間的同步問題需要解決……。因此,對于一般的調(diào)試測量,人們希望能有一臺多功能的儀器,既能滿足時域測試的需求,又能進行頻域的分析,甚至時頻域信號一起進行相參的聯(lián)合調(diào)試,再甚至對于一些矢量信號也能進行分析。示波器作為最基本的測試測量儀器被廣泛的使用,如果能融入這些分析功能,將給工程師們帶來極大的便利。目前,各示波器廠家也推出了一些多合一的示波器,技術也各不相同,不是分離的時域和頻域通道測量,就是采用軟件計算的方式進行分析,因此也面臨一些問題。例如在頻譜分析時,我們知道RBW(分辨率帶寬)與信號的捕獲時間成反比關系,如果需要小的RBW(通俗說就是頻譜看的更精細),那就需要更長捕獲時間,采樣率必然會降低,那么對于高頻的信號將無法進行分析。相反,如果要對高頻信號進行分析,那么RBW將會較大,頻率分辨率將會變?nèi)酢A硗?,在矢量信號分析中,同樣會受到示波器存儲空間和采樣率的限制,導致不能對更長時間的信號進行分析。那么對于這些測量當中的問題,如何通過示波器設計來解決呢?本文介紹了R&S公司示波器采用的DDC(數(shù)字下變頻)技術,很好的解決了以上問題,將多域聯(lián)合測試發(fā)揮的淋漓盡致。

02

DDC介紹

DDC(Digital Down Converter)即數(shù)字下變頻,是通過NCO(數(shù)控振蕩器)產(chǎn)生與射頻或中頻信號載波相同頻率的正弦或余弦信號,與射頻或中頻信號相乘,最后通過濾波、重采樣得到基帶信號的過程。

由于數(shù)字信號處理的巨大優(yōu)勢,使其得到了廣泛的應用。在無線通信系統(tǒng)中,也越來越希望能將A/D(模數(shù))、D/A(數(shù)模)轉(zhuǎn)換靠近射頻前端,從而能通過數(shù)字信號處理來實現(xiàn)通信中的各種功能。然而目前受ADC模數(shù)轉(zhuǎn)換器)和DSP(數(shù)字信號處理器)發(fā)展水平的限制,直接在很高頻的射頻端進行AD變換再進行數(shù)字信號處理非常困難——數(shù)字示波器也一樣,如受處理能力限制,如果在射頻端對高頻信號進行AD采樣,需要很高的采樣率,捕獲時間一旦加長,樣本點數(shù)就會非常巨大,此時就會發(fā)現(xiàn)示波器處理時間變長,反應很緩慢。為了解決ADC與DSP的這個矛盾,采用DDC將信號變頻到基帶,再使用更低的速率進行重采樣,就能減小數(shù)據(jù)量,提高DSP的效率。

圖1 DDC原理框圖

圖1為DDC原理框圖,主要由NCO、混頻器、低通濾波器和重采樣幾個模塊組成。射頻信號通過高速ADC后變?yōu)閿?shù)字信號In(n):

In(n) = s(n)×cos(wn) (1)

其中,s(n)為信號,cos(wn)為載波,w為載波頻率。NCO產(chǎn)生與射頻信號頻率相同的本振信號f(n):f(n) = cos(wn) (2)

本振信號與射頻信號混頻相乘后得到信號m(n):m(n) = In(n)×f(n) = s(n)×cos(wn)×cos(wn) = 1/2s(n)[cos(2wn)+1] (3)

將信號m(n)進行低通濾波和重采樣后便可得到輸出信號Out(n):Out(n) = 1/2s(n) (4)

由此可見,通過DDC,即保留了真實的有用信號s(n),又通過重采樣使得數(shù)據(jù)量大大減少,提高了后續(xù)信號處理的效率。同樣,如果在數(shù)字示波器中使用了DDC技術,不但能保留射頻信號中的有用信號,同時能大大減少數(shù)據(jù)量,提高示波器的處理速度。

下面我們就來討論R&S示波器中的DDC應用。

03

R&S示波器硬件實現(xiàn)的DDC

在討論R&S示波器中的DDC應用之前,我們先來比較一下R&S數(shù)字示波器與傳統(tǒng)數(shù)字示波器結(jié)構(gòu)上的不同。


圖2 傳統(tǒng)數(shù)字示波器結(jié)構(gòu)框圖

圖2為傳統(tǒng)數(shù)字示波器的基本結(jié)構(gòu)框圖。信號通過模擬通道進入示波器,經(jīng)過垂直增益放大器和濾波,通過ADC轉(zhuǎn)換成數(shù)字信號,由采集存儲模塊存儲下來,再通過軟件的方式進行后續(xù)的處理,最終顯示在示波器屏幕上。傳統(tǒng)數(shù)字示波器采用軟件處理的方式進行數(shù)據(jù)處理,在硬件上并沒有DDC的結(jié)構(gòu)。因此對一些高頻信號進行采集或者頻譜分析的時候,必須在高采樣率下進行,由于示波器本身存儲空間有限,因此采集或分析的信號時間長度也相對較短。


圖3 R&S數(shù)字示波器結(jié)構(gòu)框圖

圖3為R&S數(shù)字示波器的基本結(jié)構(gòu)框圖。信號處理流程與傳統(tǒng)數(shù)字示波器并無太大差別,但使用了較多的硬件結(jié)構(gòu),包括觸發(fā)系統(tǒng)、數(shù)字處理、DDC等。其它硬件結(jié)構(gòu)的特點與優(yōu)勢本文不作討論,但可以明顯的注意到該結(jié)構(gòu)中使用了硬件實現(xiàn)的DDC。由于使用了硬件的DDC結(jié)構(gòu),可以對信號先下變頻到基帶,再以較低的采樣率進行重采樣,在相同存儲空間的情況下,可以采集或分析更長時間的信號。并且由于是硬件的實現(xiàn)方式,速度也會較快。

下面,就DDC在I/Q解調(diào)和頻譜分析當中的應用進行討論。

3.1 I/Q解調(diào)中的DDC

我們先來看一個真實測試中遇到的問題:待測信號為一個載波頻率為300MHz,調(diào)制帶寬為2MHz的調(diào)制信號。那么如果用示波器對該信號進行采集,希望采集時間盡量長,最長可以采集多少秒時間的信號?對于這個問題,我們從信號分析的角度來進行分析。

首先對于這類調(diào)制信號,軍用的有雷達信號(如chirp信號),民用的有一般通信信號(如QAM信號),這些信號絕大多數(shù)為矢量信號。對于這類信號的分析,一定會用到正交解調(diào)即I/Q解調(diào)。傳統(tǒng)數(shù)字示波器對于該類信號只能先直接對射頻信號進行采集,得到數(shù)據(jù)存儲下來后,再交由專用軟件或者用第三方軟件編程進行處理(包括I/Q解調(diào)和后續(xù)處理)。


圖4 傳統(tǒng)數(shù)字示波器對調(diào)制信號處理流程

圖4顯示了傳統(tǒng)示波器對于該類調(diào)制信號的處理流程。針對上述問題,載波頻率為300MHz,調(diào)制帶寬為2MHz,那么信號的最高頻率為301MHz。根據(jù)奈奎斯特采樣定理,ADC所用的采樣率必須為信號最高頻率的2倍及以上才能真實的還原波形。我們假設傳統(tǒng)示波器ADC使用2倍最高頻率即602MSa/s的采樣率進行采樣(示波器采用剛好2倍關系的采樣率一般是不推薦的,一般采用3~5倍的關系才能較為真實的還原波形),假設示波器存儲深度為10MSa,那么所能采集信號的最長時間為10MSa / (602MSa/s) ≈ 16.6ms。

即使用傳統(tǒng)示波器對該類信號進行采集,只能采集10多毫秒時間的信號。如果針對載頻更高的信號,如2GHz,采集時間則會更短。

對于上述問題,R&S示波器采用了硬件實現(xiàn)的I/Q解調(diào)模塊,其中最重要的部分就是DDC。通過使用該模塊,可以采集盡可能長時間的調(diào)制信號。


圖5 R&S數(shù)字示波器對調(diào)制信號處理流程

圖5顯示了R&S示波器對調(diào)制信號的處理流程,其中I/Q解調(diào)模塊如圖6所示。


圖6 R&S數(shù)字示波器I/Q解調(diào)模塊

R&S數(shù)字示波器在前端的ADC始終保持對射頻信號以最高實時采樣率進行采集(如10GSa/s或20GSa/s),轉(zhuǎn)換成數(shù)字信號后再通過I/Q解調(diào)模塊對數(shù)字化后的射頻信號進行數(shù)字下變頻、濾波得到頻率較低的基帶信號,最后通過重采樣降低數(shù)據(jù)量,存儲下來送到軟件進行處理。

I/Q解調(diào)模塊主要由DDC構(gòu)成,包括NCO、乘法器、低通濾波器和重采樣幾個部分構(gòu)成,如圖6所示。NCO負責生成本振頻率,在“Carrier freq.”處設置。一般設置為與射頻載波相同的頻率,設置好后,NCO及產(chǎn)生兩路正交頻率相同的信號。兩路正交信號分別與射頻信號相乘,通過濾波得到正交的兩路基帶信號。濾波帶寬可在“Rel.BW”處設置。在“Sample rate”處設置重采樣率,最后經(jīng)過重采樣將基帶信號保存下來。通過該種處理方式,一是可以省去軟件中進行I/Q解調(diào)的處理過程。更重要的是,在示波器存儲空間有限的情況下,可以存儲分析更長時間的信號。例如針對本小節(jié)開頭的問題,對于載波頻率300MHz,調(diào)制帶寬2MHz的信號,通過設置“Carrier freq.”即本振頻率跟載波頻率一樣,為300MHz,那么經(jīng)過下變頻后信號變?yōu)榛鶐?,帶寬就只?MHz。重采樣率“Sample rate”設置也以2倍關系來算,那么只需設置為2×2=4MSa/s。存儲深度仍假設為10MSa,那么可采集和分析的信號時間則為10MSa / (4MSa/s) = 2.5s !!! 時間長度一下就提高了150倍以上!

對于如此高效的利用存儲空間,有些朋友很是吃驚,也不免有些難以理解??赡軙J為,即使加入了DDC結(jié)構(gòu),也還是數(shù)字信號處理,在前端仍存在著ADC。也就是說示波器仍需在前端對射頻信號采樣,仍需對射頻信號滿足2倍的奈奎斯特定理,那么計算下來,也只能存儲16.6ms的信號,哪里來的2.5s呢。我們再仔細分析一下信號處理流程就能知曉其中的緣由。


圖7 一般認為的信號處理流程

一般認為的信號處理流程如圖7所示。對于這種結(jié)構(gòu),就如上面所理解的一樣,這種情況下即使使用了DDC,仍需先將射頻采集的信號先存儲下來,因此還是會受高采樣率的影響。對于上述例子,只能存儲16.6ms的信號。但R&S示波器真正的處理流程卻如圖8所示。


圖8 R&S示波器信號處理流程

在射頻前端,ADC一直保持最高的實時采樣率,比如10GSa/s,這樣就不會造成信號混疊。經(jīng)過采樣后的數(shù)字信號直接送至DDC進行數(shù)字下變頻。由于R&S示波器的DDC采用硬件實現(xiàn),速度快,因此能進行實時處理,處理完后直接存儲下來。通過這種實時的DDC處理,便能很好的節(jié)約存儲空間,實現(xiàn)如上例所述的2.5s信號存儲。

對此,我們進行以下實驗。

首先通過信號源生成載波頻率為3GHz的射頻脈沖信號,調(diào)制脈沖寬度為0.4ms,脈沖重復周期為1ms。設置如圖9所示:


圖9 載波頻率3GHz的脈沖調(diào)制射頻信號設置

對于該信號的采集和分析,如果使用傳統(tǒng)數(shù)字示波器,所能采集和分析的信號長度的結(jié)果等效于如圖10所示:


圖10 傳統(tǒng)數(shù)字示波器采集射頻脈沖等效結(jié)果

由于射頻信號頻率為3GHz,因此采樣率至少為6GSa/s以上,我們設為10GSa/s。存儲深度依然設置為10M,可以看出,此時只能采集到1ms時間的信號,也就是說盡能采集和分析一個脈沖信號。

如果使用帶有DDC結(jié)構(gòu)的I/Q選件的R&S示波器進行采集分析,我們可以先設置本振頻率為3GHz,將信號變?yōu)榛鶐Ш?,可以以更低的采樣率進行采集,如設置成100MSa/s,存儲深度也設置為10M。設置情況如圖11所示:


圖11 R&S示波器I/Q選件設置

此時進行觀察,我們可以采集和分析更長時間的信號,即100ms的信號,也就是說我們可以采集和分析高達100個脈沖信號!如果重采樣率設置的更低,我們能夠采集和分析的信號時間還會更長。圖12顯示R&S示波器測試結(jié)果:


圖12 R&S示波器采集射頻脈沖結(jié)果

綜上所述,R&S示波器I/Q選件中DDC技術使得在射頻信號采集和分析中,能夠高效的利用有限的存儲空間,采集和分析最大時間長度的信號。

3.2 頻譜分析中的DDC

示波器頻譜分析功能一般采用FFT(Fast Fourier Transformation)即快速傅里葉變換。傳統(tǒng)數(shù)字示波器的頻譜分析原理框圖如圖13所示。


圖13 傳統(tǒng)數(shù)字示波器頻譜分析框圖

模擬信號經(jīng)過ADC后變成數(shù)字信號,之后選擇不同的窗函數(shù)進行加窗處理,最后直接做FFT將信號變換到頻域。通過該種處理方式得到的頻譜范圍為0Hz至最大頻率(通常數(shù)值上等于ADC采樣率的一半),例如ADC采樣率為5GSa/s,那么FFT得到的頻譜范圍為0Hz至2.5GHz。如果要觀測某一段的頻譜,則通過軟件顯示放大(Zoom)的方式將頻譜放大顯示到該頻段。這種傳統(tǒng)示波器頻譜分析方式的好處在于,所有處理過程采用軟件計算,且算法簡單,因此便于實現(xiàn)。但如果追求更快的實時頻譜測量或者更高精度的頻譜分析,這種傳統(tǒng)的處理方式就會顯得非常困難。由于采用全軟件的處理方式以及一直是對整個頻率范圍(0Hz至最大頻率)做計算,因此處理速度會很慢,無法做到實時或者準實時的頻譜分析。另外在示波器設置方面也會很復雜,需要不斷的調(diào)整時域參數(shù)(如時基、采樣率等)來滿足需要的頻域參數(shù)設置。最重要的是,受到示波器存儲深度的限制,并且通常使用的FFT點數(shù)只有幾K,因此頻率分辨率即最小能區(qū)分的頻率大小會非常有限,通常情況下很難達到一個理想的頻率分辨率。

一般來講,頻率分辨率有兩種解釋。一種解釋是,表示在FFT中,兩個相鄰頻率點間的最小頻率間隔,如公式(5)所示:?f = fs / N = 1 / t (5)

其中,?f表示頻率分辨率,fs表示ADC采樣頻率,N表示FFT的計算點數(shù),t表示采集信號的時間長度,也就是捕獲時間??梢钥闯?,信號采集時間t越長,頻率分辨率?f越小,也就是頻率分辨力就越好。

第二種解釋是,頻率分辨率可以用分辨率帶寬(RBW)來表示。RBW定義為窗函數(shù)主瓣3dB帶寬,如圖14所示:


圖14 RBW定義

如果兩個信號頻率的差值小于該定義的帶寬,即RBW,那么這兩個頻率將混在一起不能分辨。


圖15 不同RBW設置對應的不同頻譜

圖15顯示了對于同樣頻譜的輸入信號,設置不同的RBW得到的完全不同的頻譜。從左至右RBW依次增大,可以看出,主瓣寬度也是依次增大,頻率分辨能力也是依次降低,到最右邊時,已經(jīng)完全不能區(qū)分信號中的兩個頻率了。

由于DDC對頻率分辨率的兩種解釋的影響是類似的,因此我們就只討論第二種解釋的情況,即RBW。RBW計算方式如公式(6)所示:RBW = RBWnorm × fs / N = RBWnorm / t (6)

其中,RBWnorm為窗函數(shù)的歸一化因子,如Blackman-Harris窗為1.8962,fs為采樣頻率,N為FFT計算點數(shù),t為信號采集時間長度。從公式(6)可以看出,對于固定的窗函數(shù),想要提高頻率分辨力,即減小RBW,就必須增加信號的采集時間即捕獲時間。從圖15可以看出,對于固定的矩形窗,RBW從1MHz減小到100kHz,時基設置從100ns/div增大到1μs/div。但對于數(shù)字示波器來說,存儲深度都是有限的。并且存儲深度和捕獲時間、采樣率之間存在如下關系:存儲深度 = 采樣率 × 捕獲時間 (7)

從(7)式可以看出,對于固定的存儲深度,采樣率和捕獲時間成反比關系。如果想要增加捕獲時間,就意味著采樣率會下降,如果采樣率降低,就會意味著信號發(fā)生混疊的風險。即對于傳統(tǒng)數(shù)字示波器的頻譜分析,如果要提高頻率分辨力,那么就會面臨信號混疊的風險,或者說只能進行低頻率信號的分析;如果要進行高頻率信號的分析,為了保證采樣率,那么頻率分辨力必然不能提高。

對于這種矛盾的關系,R&S示波器引入了DDC等一系列處理方式很好的解決了問題。


圖16 R&S數(shù)字示波器頻譜分析框圖

圖16顯示了R&S示波器的頻譜分析流程,圖17顯示了頻譜分析設置框圖。


圖17 R&S數(shù)字示波器頻譜分析設置

與傳統(tǒng)數(shù)字示波器相比,R&S示波器引入了DDC模塊,使信號在FFT之前先下變頻到基帶。設置中心頻率Center frequency等效于設置本振頻率,使信號下變頻到基帶,因此對基帶信號進行重采樣時,即使用較低的采樣頻率也不會造成信號混疊,從而在有限的存儲空間中能采集最長時間的信號,因此頻率分辨率(RBW)能夠得到有效的保證。通過設置頻率跨度Frequency span,可以在硬件上將FFT的計算范圍縮小到所設定的帶寬內(nèi),而不用對整個頻率范圍都進行FFT計算,從而提高處理速度。此外,F(xiàn)FT的計算方式也采用分段重疊的計算方式,從而能夠更好的體現(xiàn)出頻譜的細節(jié)??傊?,與傳統(tǒng)數(shù)字示波器頻譜分析相比,采用R&S示波器頻譜分析結(jié)構(gòu)主要具有如下幾點好處:

? 由于采用硬件處理等方式,頻譜分析速度快,能做到實時的頻譜分析;? 頻譜分析設置同頻譜分析儀類似,直接對頻譜參數(shù)進行設置,而不再需要進行復雜的時域參數(shù)調(diào)整;? 具有大的動態(tài)范圍;? 即本文討論的重點,由于采用了DDC結(jié)構(gòu),可以將信號先下變頻到基帶,再以較低的采樣頻率對其進行重采樣,從而在有限的存儲空間內(nèi)能夠采集最長時間的信號,根據(jù)公式(6)可以很好的保證頻率分辨率(RBW)。即不用再在信號頻率與RBW之間糾結(jié)折衷的方案。

對此我們進行以下實驗。

使用信號源產(chǎn)生頻率為3GHz的單頻正弦波信號。如果使用傳統(tǒng)示波器頻譜分析方法,采樣率必須設置為6GSa/s以上信號才不至于混疊,那么根據(jù)公式(6)和(7),在有限的存儲空間內(nèi)必不能得到很好的RBW。但如果使用R&S示波器頻譜分析方法,設置如圖18所示:


圖18 R&S數(shù)字示波器頻譜分析設置

中心頻率設為3GHz,RBW設為5kHz,窗函數(shù)采用Blackman Harris窗。頻譜分析結(jié)果如圖19所示。我們注意到,由于采用了DDC結(jié)構(gòu),采樣率設置為了2.5GSa/s,并不需要滿足信號頻率的2倍以上關系,因為此時的采樣率在頻譜分析中實際為重采樣率。在頻域測量結(jié)果中可以看出,信號頻率為3GHz,與信號源輸出頻率一致。因此,可以看出使用R&S示波器頻譜分析結(jié)構(gòu),即使對于高頻率的信號,仍然能夠有很好的頻率分辨率。


圖19 R&S數(shù)字示波器頻譜分析結(jié)果


聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 示波器
    +關注

    關注

    113

    文章

    6246

    瀏覽量

    184952
  • DDC
    DDC
    +關注

    關注

    2

    文章

    90

    瀏覽量

    37096

原文標題:漫談示波器的DDC(數(shù)字下變頻)技術

文章出處:【微信號:weixin21ic,微信公眾號:21ic電子網(wǎng)】歡迎添加關注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關推薦

    如何實現(xiàn)多天線多載波的數(shù)字下變頻的FPGA?

    數(shù)字變頻/下變頻(DUC/DDC, digital up convert/ digital down convert)是數(shù)字中頻設計的重要
    發(fā)表于 08-09 06:52

    多天線多載波數(shù)字下變頻的FPGA實現(xiàn)方法有哪些?

      數(shù)字變頻/下變頻(DUC/DDC)是數(shù)字中頻設計的重要組成部分,其功能是將基帶信號經(jīng)過內(nèi)插濾波后變到中頻的頻率,或者將中頻的信號經(jīng)過抽
    發(fā)表于 08-21 06:24

    多天線多載波的數(shù)字下變頻的FPGA實現(xiàn)方法有哪些?

    數(shù)字變頻/下變頻(DUC/DDC)是數(shù)字中頻設計的重要組成部分,其功能是將基帶信號經(jīng)過內(nèi)插濾波后變到中頻的頻率,或者將中頻的信號經(jīng)過抽取濾
    發(fā)表于 09-25 08:22

    基于FPGA的數(shù)字下變頻技術該怎么設計?

    近年來,軟件無線電已經(jīng)成為通信領域一個新的發(fā)展方向,數(shù)字下變頻技術(Digital Down Converter-DDC)是軟件無線電的核心技術
    發(fā)表于 10-12 08:17

    基于FPGA的寬帶數(shù)字接收機變帶寬數(shù)字下變頻器設計

    基于FPGA芯片Stratix II EP2S60F672C4設計了一個適用于寬帶數(shù)字接收機的帶寬可變的數(shù)字下變頻器(VB-DDC)。該VB-DDC
    發(fā)表于 11-11 15:56 ?57次下載

    數(shù)字下變頻(DDC)中坐標變換模塊的ASIC實現(xiàn)

    數(shù)字下變頻器中坐標變換模塊的ASIC實現(xiàn) 1.引言 數(shù)字下變頻(DDC)技術是軟件無線電接
    發(fā)表于 08-15 16:32 ?1355次閱讀

    德州儀器推出GC6016數(shù)字上/下變頻轉(zhuǎn)換器(DUC/DDC)

    德州儀器(TI)推出數(shù)字上/下變頻轉(zhuǎn)換器(DUC/DDC)。 GC6016 可在具有高達155MS/s復合帶寬的 4 組發(fā)射串流與 8 組接收串流中支持 1 到 48 個 DUC / DDC
    發(fā)表于 04-26 09:37 ?1659次閱讀

    基于FPGA的DDC數(shù)字下變頻設計

    基于FPGA的DDC數(shù)字下變頻設計,有興趣的同學可以下載學習
    發(fā)表于 04-27 16:18 ?59次下載

    基于FPGA的數(shù)字下變頻器的設計與實現(xiàn)

    設計和實現(xiàn)了基于FPGA的可編程數(shù)字下變頻器(DDC),用于寬帶數(shù)字中頻軟件無線電接收機中,主要完成了數(shù)字
    發(fā)表于 11-22 09:09 ?6210次閱讀
    基于FPGA的<b class='flag-5'>數(shù)字</b><b class='flag-5'>下變頻</b>器的設計與實現(xiàn)

    多天線多載波的數(shù)字下變頻的FPGA實現(xiàn)

    數(shù)字變頻/下變頻(DUC/DDC)是數(shù)字中頻設計的重要組成部分,其功能是將基帶信號經(jīng)過內(nèi)插濾波后變到中頻的頻率,或者將中頻的信號經(jīng)過抽取濾
    發(fā)表于 11-25 02:31 ?459次閱讀
    多天線多載波的<b class='flag-5'>數(shù)字</b>上<b class='flag-5'>下變頻</b>的FPGA實現(xiàn)

    使用FPGA實現(xiàn)數(shù)字下變頻DDC的設計資料合集免費下載

    本文檔的主要內(nèi)容詳細介紹的是使用FPGA實現(xiàn)數(shù)字下變頻DDC的設計資料合集免費下載。
    發(fā)表于 08-10 17:27 ?26次下載
    使用FPGA實現(xiàn)<b class='flag-5'>數(shù)字</b><b class='flag-5'>下變頻</b>器<b class='flag-5'>DDC</b>的設計資料合集免費下載

    AD6636:150 MSPS、寬帶、數(shù)字下變頻器(DDC)數(shù)據(jù)表

    AD6636:150 MSPS、寬帶、數(shù)字下變頻器(DDC)數(shù)據(jù)表
    發(fā)表于 05-27 20:46 ?4次下載
    AD6636:150 MSPS、寬帶、<b class='flag-5'>數(shù)字</b><b class='flag-5'>下變頻</b>器(<b class='flag-5'>DDC</b>)數(shù)據(jù)表

    基于FPGA的DDC(數(shù)字下變頻)設計與實現(xiàn)

    基于FPGA的DDC(數(shù)字下變頻)設計與實現(xiàn)(電源技術審稿費多少)-該文檔為基于FPGA的DDC(數(shù)字
    發(fā)表于 09-15 12:04 ?28次下載
    基于FPGA的<b class='flag-5'>DDC</b>(<b class='flag-5'>數(shù)字</b><b class='flag-5'>下變頻</b>)設計與實現(xiàn)

    基于FPGA的數(shù)字下變頻器(DDC)的設計

    基于FPGA的數(shù)字下變頻器(DDC)的設計(ups電源技術轉(zhuǎn)讓)-基于FPGA的數(shù)字下變頻器(
    發(fā)表于 09-16 11:43 ?37次下載
    基于FPGA的<b class='flag-5'>數(shù)字</b><b class='flag-5'>下變頻</b>器(<b class='flag-5'>DDC</b>)的設計

    數(shù)字下變頻器是怎么回事

    在本文的第一部分“數(shù)字下變頻器——第1部分”中,我們探討了行業(yè)對更高頻率RF頻段采樣的推動,以及數(shù)字下變頻器(DDC)如何實現(xiàn)這種類型的無線
    的頭像 發(fā)表于 01-05 14:28 ?3366次閱讀
    <b class='flag-5'>數(shù)字</b><b class='flag-5'>下變頻</b>器是怎么回事