0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

在密集PCB布局中,最大限度降低多個(gè)isoPower器件輻射的要點(diǎn)

analog_devices ? 來源:互聯(lián)網(wǎng) ? 作者:佚名 ? 2017-10-19 14:13 ? 次閱讀

集成隔離電源isoPower?的iCoupler?數(shù)字隔離器采用隔離式DC-DC轉(zhuǎn)換器,能夠在125 MHz至200 MHz的頻率范圍內(nèi)切換相對(duì)較大的電流。在這些高頻率下工作可能會(huì)增加對(duì)電磁輻射和傳導(dǎo)噪聲的擔(dān)心。

雖然,咱們官網(wǎng)上的應(yīng)用筆記《isoPower器件的輻射控制建議》提供了最大限度降低輻射的電路和布局指南。實(shí)踐證明,通過電路優(yōu)化(降低負(fù)載電流和電源電壓)和使用跨隔離柵拼接電容(通過PCB內(nèi)層電容實(shí)現(xiàn)),可把峰值輻射降低25 dB以上。(ps.欲查看《isoPower器件的輻射控制建議》,點(diǎn)擊“閱讀原文”即可)

但是,倘若設(shè)計(jì)中具有多個(gè)isoPower器件并且布局非常密集,情況又將如何? 是否仍然能夠明顯降低輻射?這里,我們將針對(duì)此類情況提供一些一般指導(dǎo)原則。

由于內(nèi)層拼接電容能夠構(gòu)建低電感結(jié)構(gòu),因此最具優(yōu)勢。在整體PCB區(qū)域受限的情況下,采用多層PCB就是很好的方式。采用盡可能多的層數(shù)切實(shí)可行,同時(shí)盡可能多的交疊電源層和接地層(參考層)。圖1為一個(gè)堆疊示例。

圖1.PCB層堆疊示例

埋層(原邊3、4層,副邊2至5層)可承載電力和接地電流??缭礁綦x柵的交疊(例如原邊上的第4層GND和副邊上的第3層 V Iso)可形成理想的拼接電容。通過多層PCB堆疊可形成多個(gè)交疊,從而提高整體電容。為使電容最大,還必須減小參考層之間PCB電介質(zhì)材料的厚度。

另一個(gè)布局技巧就是交疊相鄰的isoPower通道的各層。圖2顯示了一個(gè)具有四條相鄰?fù)ǖ赖氖纠?/span>

圖2.具有交疊拼接電容的四個(gè)相鄰?fù)ǖ?/span>

本示例中,每個(gè)輸出域與其他域隔離,但是我們?nèi)阅芾靡恍┙化B電容。圖3顯示了這種堆疊,可看到每個(gè)isoPower器件可增加電容以及相鄰隔離區(qū)連接的情況。

圖3.具有交疊拼接電容的四個(gè)相鄰?fù)ǖ?/span>

必須確保內(nèi)部和外部間隙要求符合最終應(yīng)用。還可使用鐵氧體磁珠在任意電纜連接上提供過濾,從而減少可能產(chǎn)生輻射的天線效應(yīng)。

總結(jié)

如何在密集PCB布局中,最大限度降低多個(gè)isoPower器件的輻射?請(qǐng)參考以下幾個(gè)要點(diǎn)↓

  • 最大程度降低每個(gè)通道的電源要求

  • 在多個(gè)PCB層上構(gòu)建拼接

  • 采用盡可能多的PCB層切實(shí)可行

  • 在各參考層間使用最薄的電介質(zhì)

  • 在相鄰域之間進(jìn)行連接

  • 確保內(nèi)部和外部爬電距離仍然符合要求

  • 電纜連接上提供過濾

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4319

    文章

    23105

    瀏覽量

    398126
  • isoPower
    +關(guān)注

    關(guān)注

    0

    文章

    8

    瀏覽量

    8479

原文標(biāo)題:如何在密集PCB布局中,最大限度降低多個(gè)isoPower器件的輻射

文章出處:【微信號(hào):analog_devices,微信公眾號(hào):analog_devices】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    TAS5630如何才能最大限度地減少電壓失調(diào),或者調(diào)節(jié)為0?

    交流耦合輸入的情況下,將 BTL 模式下的輸出失調(diào)電壓指定為高達(dá) 150mV。這對(duì)PBTL 模式是否同樣適用?如何才能最大限度地減少電壓失調(diào),或者調(diào)節(jié)為 0?
    發(fā)表于 11-08 08:02

    最大限度地減少TRF7964A和TRF7970A省電模式下的電流消耗

    電子發(fā)燒友網(wǎng)站提供《最大限度地減少TRF7964A和TRF7970A省電模式下的電流消耗.pdf》資料免費(fèi)下載
    發(fā)表于 10-26 10:57 ?0次下載
    <b class='flag-5'>最大限度</b>地減少TRF7964A和TRF7970A省電模式下的電流消耗

    最大限度地提高M(jìn)SP430? FRAM的寫入速度

    電子發(fā)燒友網(wǎng)站提供《最大限度地提高M(jìn)SP430? FRAM的寫入速度.pdf》資料免費(fèi)下載
    發(fā)表于 10-18 10:09 ?0次下載
    <b class='flag-5'>最大限度</b>地提高M(jìn)SP430? FRAM的寫入速度

    最大限度地減少TPS53355和TPS53353系列器件的開關(guān)振鈴

    電子發(fā)燒友網(wǎng)站提供《最大限度地減少TPS53355和TPS53353系列器件的開關(guān)振鈴.pdf》資料免費(fèi)下載
    發(fā)表于 10-15 11:17 ?0次下載
    <b class='flag-5'>最大限度</b>地減少TPS53355和TPS53353系列<b class='flag-5'>器件</b>的開關(guān)振鈴

    最大限度地提高GSPS ADC的SFDR性能:雜散源和Mitigat方法

    電子發(fā)燒友網(wǎng)站提供《最大限度地提高GSPS ADC的SFDR性能:雜散源和Mitigat方法.pdf》資料免費(fèi)下載
    發(fā)表于 10-10 09:16 ?0次下載
    <b class='flag-5'>最大限度</b>地提高GSPS ADC<b class='flag-5'>中</b>的SFDR性能:雜散源和Mitigat方法

    利用智能eFuses最大限度地縮短系統(tǒng)停機(jī)時(shí)間

    電子發(fā)燒友網(wǎng)站提供《利用智能eFuses最大限度地縮短系統(tǒng)停機(jī)時(shí)間.pdf》資料免費(fèi)下載
    發(fā)表于 09-25 10:25 ?0次下載
    利用智能eFuses<b class='flag-5'>最大限度</b>地縮短系統(tǒng)停機(jī)時(shí)間

    最大限度地減少UCC287XX系列的待機(jī)消耗

    電子發(fā)燒友網(wǎng)站提供《最大限度地減少UCC287XX系列的待機(jī)消耗.pdf》資料免費(fèi)下載
    發(fā)表于 09-25 09:35 ?0次下載
    <b class='flag-5'>最大限度</b>地減少UCC287XX系列的待機(jī)消耗

    如何在C2000設(shè)備中最大限度地利用GPIO

    電子發(fā)燒友網(wǎng)站提供《如何在C2000設(shè)備中最大限度地利用GPIO.pdf》資料免費(fèi)下載
    發(fā)表于 09-19 13:40 ?0次下載
    如何在C2000設(shè)備中<b class='flag-5'>最大限度</b>地利用GPIO

    pcb設(shè)計(jì)布局要點(diǎn)是什么

    PCB設(shè)計(jì),布局是一個(gè)非常重要的環(huán)節(jié),它直接影響到電路的性能、可靠性和成本。以下是關(guān)于PCB布局
    的頭像 發(fā)表于 09-02 14:48 ?428次閱讀

    通過優(yōu)化補(bǔ)償最大限度地減少導(dǎo)通時(shí)間抖動(dòng)和紋波

    電子發(fā)燒友網(wǎng)站提供《通過優(yōu)化補(bǔ)償最大限度地減少導(dǎo)通時(shí)間抖動(dòng)和紋波.pdf》資料免費(fèi)下載
    發(fā)表于 08-26 11:34 ?0次下載
    通過優(yōu)化補(bǔ)償<b class='flag-5'>最大限度</b>地減少導(dǎo)通時(shí)間抖動(dòng)和紋波

    TIDA-050027.4-具有靈活分區(qū)以最大限度實(shí)現(xiàn)節(jié)能的多軌電視電源 PCB layout 設(shè)計(jì)

    電子發(fā)燒友網(wǎng)站提供《TIDA-050027.4-具有靈活分區(qū)以最大限度實(shí)現(xiàn)節(jié)能的多軌電視電源 PCB layout 設(shè)計(jì).pdf》資料免費(fèi)下載
    發(fā)表于 05-10 09:41 ?0次下載
    TIDA-050027.4-具有靈活分區(qū)以<b class='flag-5'>最大限度</b>實(shí)現(xiàn)節(jié)能的多軌電視電源 <b class='flag-5'>PCB</b> layout 設(shè)計(jì)

    如何最大限度降低差分測量誤差?

    今天我們來詳細(xì)講下如何最大限度降低差分測量誤差 首先,我們要清楚,把差分放大器或探頭連接到信號(hào)源上一般是最大的誤差來源。為保持輸入匹配,兩條通路應(yīng)盡可能完全相同。對(duì)兩個(gè)輸入,任何線纜的長度都應(yīng)該
    的頭像 發(fā)表于 04-19 09:57 ?541次閱讀
    如何<b class='flag-5'>最大限度</b>地<b class='flag-5'>降低</b>差分測量誤差?

    如何使用低電容探頭最大限度地減少探頭負(fù)載

    探測電路總是會(huì)對(duì)信號(hào)產(chǎn)生一定的影響。探頭負(fù)載會(huì)改變被探測的信號(hào),可能導(dǎo)致測量問題,甚至可能導(dǎo)致電路執(zhí)行不同的操作。減少電容負(fù)載可以幫助最大限度地減少這些影響。本應(yīng)用,您將了解低電容探頭如何改進(jìn)
    的頭像 發(fā)表于 03-25 10:51 ?519次閱讀
    如何使用低電容探頭<b class='flag-5'>最大限度</b>地減少探頭負(fù)載

    用于并行采樣的EVADC同步轉(zhuǎn)換,如何在最大化采樣率的同時(shí)最大限度地減少抖動(dòng)?

    我的應(yīng)用程序,HSPDM 觸發(fā) EVADC 同時(shí)對(duì)兩個(gè)通道進(jìn)行采樣。 我應(yīng)該如何配置 EVADC 以最大限度地減少采樣抖動(dòng)并最大限度地提高采樣率? 在用戶手冊(cè)
    發(fā)表于 01-18 07:59

    Wi-SUN 可最大限度地提高太陽能跟蹤器的性能

    的影響。通過利用盡可能多的能量,太陽能光伏跟蹤器成為一大關(guān)鍵,可最大限度地提高太陽能發(fā)電廠的投資回報(bào)。 無線帶來了可擴(kuò)展性和更大的靈活性 每個(gè)太陽能發(fā)電廠部署,選擇無線還是有線連接的跟蹤器要取決于具體的要求、規(guī)
    的頭像 發(fā)表于 01-07 08:38 ?732次閱讀
    Wi-SUN 可<b class='flag-5'>最大限度</b>地提高太陽能跟蹤器的性能