把信號(hào)完整性設(shè)計(jì)落到實(shí)處

ses

信號(hào)完整性（SI）和電源完整性（PI）是PCB設(shè)計(jì)的關(guān)鍵，無論板速如何。仿真和指導(dǎo)原則雖有幫助，但難以覆蓋所有風(fēng)險(xiǎn)點(diǎn)。

于博士的課程將系統(tǒng)化信號(hào)完整性設(shè)計(jì)，通過核心知識(shí)點(diǎn)和實(shí)際案例，提供清晰的方法和操作步驟，幫助工程師有效實(shí)施設(shè)計(jì)，避免失敗。

課程要點(diǎn)解析

1

信號(hào)完整性概述：

信號(hào)完整性涉及信號(hào)在傳輸過程中保持其質(zhì)量的能力。影響信號(hào)質(zhì)量的因素包括傳輸線特性、信號(hào)頻率和環(huán)境干擾。設(shè)計(jì)中常見的問題有信號(hào)反射、串?dāng)_、電磁干擾等。

2

傳輸線、參考平面、返回電流：

信號(hào)在傳輸線中傳播，電流環(huán)路和參考平面對(duì)信號(hào)的完整性至關(guān)重要。了解傳輸線延時(shí)、特性阻抗、返回電流的分布以及參考平面的作用是關(guān)鍵。

3

線間串?dāng)_及其他耦合干擾：

線間串?dāng)_和其他耦合干擾（如平面缺失、元器件干擾）會(huì)影響信號(hào)質(zhì)量。需要關(guān)注各種耦合干擾源及其對(duì)系統(tǒng)性能的影響。

4

反射、端接、拓?fù)浣Y(jié)構(gòu)：

信號(hào)反射由不匹配的阻抗造成，端接技術(shù)可以減少反射。拓?fù)浣Y(jié)構(gòu)的選擇和設(shè)計(jì)直接影響信號(hào)質(zhì)量和系統(tǒng)性能。

5

差分對(duì)及模態(tài)轉(zhuǎn)換：

差分信號(hào)通過其共模和差分模態(tài)提供優(yōu)良的信號(hào)完整性。了解差分阻抗、共模阻抗及模態(tài)轉(zhuǎn)換對(duì)信號(hào)完整性至關(guān)重要。

6

Gbps阻抗連續(xù)性問題：

高速信號(hào)傳輸要求嚴(yán)格的阻抗連續(xù)性。Stub效應(yīng)、過孔、參考面溝槽等因素會(huì)引入阻抗不連續(xù)，影響信號(hào)完整性。

7

PDN系統(tǒng)設(shè)計(jì)及優(yōu)化：

PDN（電源分配網(wǎng)絡(luò)）設(shè)計(jì)旨在處理瞬態(tài)電流和優(yōu)化電源阻抗。電容的選擇、安裝電感和濾波器特性對(duì)PDN性能有重要影響。

深圳

9月20-21日

SI

于博士——

著名實(shí)戰(zhàn)型信號(hào)完整性設(shè)計(jì)專家

擁有《信號(hào)完整性揭秘--于博士SI設(shè)計(jì)手記》 《Cadence SPB15.7 工程實(shí)例入門》等多本學(xué)術(shù)及工程技術(shù)專著。