一文詳解NI MIMO原型驗(yàn)證系統(tǒng)硬件

由于以無(wú)線方式連接的設(shè)備越來(lái)越多，因此急切需要能夠滿足更高數(shù)據(jù)與容量需求的無(wú)線技術(shù)。 來(lái)勢(shì)洶洶的物聯(lián)網(wǎng)（IoT）設(shè)備已對(duì)既有的無(wú)線網(wǎng)絡(luò)造成極大負(fù)擔(dān)，而隨著視頻流與虛擬實(shí)境技術(shù)的普及，對(duì)數(shù)據(jù)傳輸率的需求也非現(xiàn)有速率能滿足的。 多輸入/多輸出（MIMO）這項(xiàng)技術(shù)有望通過(guò)實(shí)現(xiàn)新一代無(wú)線技術(shù)來(lái)解決上述問(wèn)題。 只要使用多根天線，便能在相同的時(shí)域與頻域傳輸多個(gè)數(shù)據(jù)信號(hào)，可同時(shí)大幅提升容量、傳輸率或穩(wěn)定性。 隨著頂尖研究人員與無(wú)線網(wǎng)絡(luò)公司迫切探索全新通信技術(shù)，MIMO也將成為一個(gè)熱門話題。

尤其是多用戶MIMO （MU-MIMO）技術(shù)，更確保了第五代（5G）無(wú)線網(wǎng)絡(luò)具有廣闊的前景。 MU-MIMO使得基站能夠采用大量天線，通過(guò)高級(jí)信號(hào)處理技術(shù)，同時(shí)鎖定多個(gè)用戶，并重復(fù)使用相同的時(shí)間與頻率空間。 MU-MIMO與Massive MIMO（MU-MIMO的其中一種）能夠?qū)o(wú)線網(wǎng)絡(luò)容量提高10倍以上，同時(shí)提供更高的可靠性和網(wǎng)絡(luò)密度。

MU-MIMO與Massive MIMO的部分基本原理已經(jīng)大致清楚，但研究人員必須建立真實(shí)原型，才能更快速進(jìn)行創(chuàng)新。 通過(guò)NI MIMO原型驗(yàn)證系統(tǒng)這款測(cè)試臺(tái)，研究人員便能針對(duì)5G MIMO系統(tǒng)進(jìn)行原型驗(yàn)證，快速獲得結(jié)果。

1. MIMO原型驗(yàn)證系統(tǒng)硬件

MIMO原型驗(yàn)證系統(tǒng)包含USRP RIO無(wú)線電臺(tái)、FlexRIO FPGA協(xié)同處理器、時(shí)鐘分配模塊、PCI Express路由硬件，以及 PXI Express機(jī)箱與控制器。 此系統(tǒng)可配置為多種不同的尺寸來(lái)滿足客戶的需求。 本文將詳細(xì)介紹各種系統(tǒng)元件與配置。 如需進(jìn)一步了解應(yīng)用軟件，請(qǐng)參閱 MIMO應(yīng)用程序框架技術(shù)白皮書。

USRP軟件無(wú)線電

USRP RIO軟件無(wú)線電（SDR）通過(guò)集成式2x2 MIMO收發(fā)器與高性能Xilinx Kintex-7 FPGA來(lái)加速基帶處理任務(wù)，這些組件均封裝在半寬1U機(jī)架安裝式機(jī)殼中。 此外，USRP RIO通過(guò)一個(gè)連接至系統(tǒng)控制器的PCI Express x4電纜連接至主機(jī)控制器，并以高達(dá)800 MB/s的數(shù)據(jù)流速度傳輸數(shù)據(jù)至臺(tái)式或PXI Express上位機(jī)（或通過(guò)ExpressCard以200 MB/s的速度傳輸至筆記本電腦）。 圖1為USRP RIO硬件的簡(jiǎn)要程序框圖。

圖1. USRP RIO 硬件 （a） 與系統(tǒng)程序框圖 （b）

有線PCI Express開(kāi)關(guān)盒

CPS-8910有線式PCI Express開(kāi)關(guān)盒（CPS）將多個(gè)USRP RIO PCI Express鏈路結(jié)合到單個(gè)數(shù)據(jù)流，不僅可以簡(jiǎn)化系統(tǒng)，同時(shí)也能有效地匯聚多個(gè)通道。 此開(kāi)關(guān)盒通過(guò)有線PCI Express x4 Gen 1鏈路，可支持最多8個(gè)獨(dú)立下行設(shè)備。 在MIMO配置中，這些數(shù)據(jù)流結(jié)合到單一PCI Express x8 Gen 2鏈路，可實(shí)現(xiàn)高達(dá)3.2 GB/s的總數(shù)據(jù)傳輸率。 在其他配置中，則可使用PCI Express x4 Gen 1上行鏈路。 除此之外，CPS-8910也提供USRP設(shè)備之間的點(diǎn)對(duì)點(diǎn)數(shù)據(jù)流。 銅質(zhì)與光纖PCI Express電纜均可支持。 圖2為CPS-8910硬件的簡(jiǎn)要程序框圖。

圖2. 開(kāi)關(guān)盒（a）與系統(tǒng)框圖（b）

PXI Express機(jī)箱背板

此系統(tǒng)采用PXIe-1085，PXIe-1085是一款高級(jí)18槽PXI機(jī)箱，每個(gè)插槽皆搭載了PCI Express Gen 3技術(shù)，適用于高傳輸率、低延遲應(yīng)用。 此機(jī)箱可提供8 GB/s的每插槽帶寬和24 GB/s的系統(tǒng)頻寬。 圖3為雙開(kāi)關(guān)背板架構(gòu)。

圖3. 18槽PXIe-1085機(jī)箱（a）與系統(tǒng)框圖（b）

高性能FPGA協(xié)處理器

MIMO原型驗(yàn)證系統(tǒng)集成了靈活的高性能FlexRIO FPGA處理模塊，可使用PXI機(jī)箱的LabVIEW FPGA模塊進(jìn)行編程。 用于FlexRIO的PXIe-7976R FPGA模塊可做為獨(dú)立設(shè)備使用，能夠?yàn)榇笮涂勺远x的Xilinx Kintex-7 410T提供與PXI Express背板連接的PCI Express x8 Gen 2鏈路。

圖4. PXIe-7976R FlexRIO模塊（a）與系統(tǒng)框圖（b）

精確時(shí)鐘生成

PXIe-6674T同步模塊（圖 5）具有高準(zhǔn)確度的板載恒溫槽控制石英震蕩器（OCXO），能夠產(chǎn)生10 MHz參考時(shí)鐘。 該信號(hào)可以針對(duì)各個(gè)USRP RIO無(wú)線電臺(tái)建立參考時(shí)基，以確保精準(zhǔn)的同步。 PXIe-6674T也可對(duì)其中一個(gè)USRP RIO SDR的同步觸發(fā)信號(hào)進(jìn)行處理后重新輸出。

圖5. PXIe-6674T定時(shí)與同步模塊

8通道時(shí)鐘同步

CDA-2990 8通道時(shí)鐘分配模塊能夠通過(guò)長(zhǎng)度匹配軌跡，以8種方式放大并分割10 MHz參考信號(hào)和秒脈沖信號(hào)，可為最多8個(gè)USRP設(shè)備提供頻率與時(shí)間同步性能。 CDA-2990通過(guò)集成式GPS馴服振蕩器（GPSDO）額外增加一個(gè)內(nèi)部定時(shí)與頻率參考。 圖6顯示的是使用GPSDO的CDA-2990的系統(tǒng)簡(jiǎn)圖。

圖6. CDA-2990（a）與系統(tǒng)框圖（b）

2. 系統(tǒng)架構(gòu)

上述硬件元件組合而成的測(cè)試臺(tái)，天線數(shù)量可從幾根擴(kuò)展到128根同步天線。 為了簡(jiǎn)單起見(jiàn)，本文的每個(gè)范例皆使用128天線配置。

數(shù)據(jù)處理

高通道數(shù)MIMO系統(tǒng)需要非常穩(wěn)定的數(shù)據(jù)處理。 高達(dá)128個(gè)通道的I與Q樣本皆須實(shí)時(shí)處理，以便收發(fā)。 為了處理如此大量的數(shù)據(jù)，MIMO原型驗(yàn)證系統(tǒng)使用了高吞吐量PCI Express總線。 數(shù)據(jù)通過(guò)PCI Express開(kāi)關(guān)盒從USRP RIO SDR傳送至單個(gè)PXI Express機(jī)箱。 機(jī)箱可匯聚數(shù)據(jù)，以便通過(guò)FPGA協(xié)處理器與四核Intel i7 PXI控制器集中處理這些數(shù)據(jù)。 如圖7所示，PXIe-1085機(jī)箱是主要的數(shù)據(jù)匯聚節(jié)點(diǎn)與實(shí)時(shí)信號(hào)處理引擎。 在機(jī)箱的插槽1內(nèi)，PXIe-8135 RT控制器可做為中央系統(tǒng)控制器使用。 PXIe-8135 RT配備了2.3 GHz四核Intel Core i7-3610QE處理器 （單核Turbo Boost模式可達(dá) 3.3 GHz）。 此機(jī)箱額外裝載了8個(gè)PXIe-8384 （S1 到 S8）遠(yuǎn)端控制模塊，可將PCI Express開(kāi)關(guān)盒連接至主系統(tǒng)。 每個(gè)開(kāi)關(guān)盒因而能夠匯聚8 個(gè)USRP RIO鏈路。 PXI機(jī)箱與開(kāi)關(guān)盒之間的鏈路采用PCI Express x8 Gen 2技術(shù)，可以在主機(jī)箱與其他開(kāi)關(guān)盒之間提供高達(dá)3.2 GB/s的性能。

此系統(tǒng)還具有PXIe-7976R FlexRIO FPGA協(xié)處理器模塊，可滿足MIMO原型驗(yàn)證系統(tǒng)的實(shí)時(shí)信號(hào)處理需求。 每個(gè)PXIe-7976R皆采用強(qiáng)大的Kintex-7 410T FPGA。 每個(gè)FlexRIO模塊都可以通過(guò)背板向彼此接收或傳輸數(shù)據(jù)，甚至還可以連接所有USRP RIO SDR；每個(gè)FPGA協(xié)同處理器的延遲均不到5微秒、傳輸率最高可達(dá)3.2 GB /s。 FlexRIO FPGA協(xié)處理器的數(shù)量根據(jù)所使用的天線數(shù)量從1至4個(gè)不等。

圖7.MIMO原型驗(yàn)證系統(tǒng)的數(shù)據(jù)通道

定時(shí)與同步

正確的定時(shí)和同步對(duì)于任何MIMO系統(tǒng)而言都非常重要。 MIMO原型驗(yàn)證系統(tǒng)共用一個(gè)10 MHz參考時(shí)鐘與數(shù)字觸發(fā)器，用于觸發(fā)每個(gè)無(wú)線電的采集或生成功能，以確保系統(tǒng)級(jí)的同步 （圖 8）。 機(jī)箱內(nèi)的PXIe-6674T同步模塊可通過(guò)OCXO生成極為穩(wěn)定且準(zhǔn)確的10 MHz參考時(shí)鐘（準(zhǔn)確度可達(dá)80 ppb）。 該模塊也為與主機(jī)CDA-2990時(shí)鐘分配附件的設(shè)備同步提供數(shù)字觸發(fā)。 而主機(jī)CDA-2990則負(fù)責(zé)向另外8個(gè)CDA-2990模塊提供并緩存10 MHz參考（MCLK）與觸發(fā)（MTrig），然后再供應(yīng)至USRP RIO SDR，借此確保每根天線共用10 MHz參考時(shí)鐘與主機(jī)觸發(fā)器。 因此，上述的定時(shí)與同步架構(gòu)可非常精確地控制每個(gè)無(wú)線電/天線元件。 這樣便可實(shí)現(xiàn)相位相干運(yùn)行，讓各個(gè)通道與其他通道保持穩(wěn)定的相位偏移。 這時(shí)您可使用軟件校準(zhǔn)技巧而妥善對(duì)齊通道。

圖8.MIMO原型驗(yàn)證系統(tǒng)的時(shí)鐘通道

數(shù)據(jù)路徑硬件與定時(shí)模塊結(jié)合而成的強(qiáng)大測(cè)試臺(tái)，能夠?qū)崟r(shí)處理龐大的數(shù)據(jù)流量，并且滿足MIMO研究人員的同步需求。 此外，此系統(tǒng)本身也具有擴(kuò)展性。 只需稍微調(diào)整硬件架構(gòu)，便能輕松新增天線。

用戶端設(shè)備

在MU-MIMO中，多天線基站能與用戶端設(shè)備（UE）的數(shù)個(gè)單天線例程進(jìn)行通信。 每個(gè)UE代表有無(wú)線功能的手機(jī)或其他無(wú)線設(shè)備。 每個(gè)UE可以使用通過(guò)有線PCI Express轉(zhuǎn)ExpressCard鏈路連接至筆記本GPSDO的筆記本電腦。 GPSDO非常重要，不僅提供了更出色的頻率準(zhǔn)確度，還提供了同步與地理位置功能。 典型的MU-MIMO測(cè)試臺(tái)包含多個(gè)可做為UE的獨(dú)立運(yùn)行USRP RIO SDR。 由于每個(gè)USRP RIO SDR都有2個(gè)RF通道，每個(gè)USRP與筆記本電腦組合可代表 2個(gè)UE。

3. MU-MIMO

MIMO原型驗(yàn)證系統(tǒng)提供了固有的靈活性和可擴(kuò)展性來(lái)滿足您的需求。 此系統(tǒng)可處理4-128根天線 （圖 9）。

圖9. 128通道MU-MIMO設(shè)置

如圖10所示，最常見(jiàn)的基站配置包括16根天線、32根天線、64根天線與128根天線。 如果使用MIMO應(yīng)用程序框架，最多可支持12個(gè)UE。 不過(guò)，UE的數(shù)量不能超過(guò)基站天線的數(shù)量減去一。 基站天線與UE的比例等于8:1時(shí)，可實(shí)現(xiàn)最佳性能。

圖10. 常見(jiàn)的MU-MIMO配置

MU-MIMO的實(shí)際配置可能會(huì)因研究需求而有所不同。 舉例來(lái)說(shuō)，可以使用NI提供的天線或自己設(shè)計(jì)的天線來(lái)銜接無(wú)線電臺(tái)。 也可以選購(gòu)已完成組裝并經(jīng)過(guò)機(jī)架測(cè)試的較大型 MIMO 系統(tǒng)。

4. 軟件界面

雖然MIMO原型驗(yàn)證系統(tǒng)可使用LabVIEW完全從頭設(shè)計(jì)，不過(guò)此系統(tǒng)專為搭配MIMO應(yīng)用程序框架使用而設(shè)計(jì)。 圖 11所示的軟件架構(gòu)提供了開(kāi)放式可重配置的參考設(shè)計(jì)，能夠根據(jù)研究需求重新配置，也可用作全新MIMO用的基礎(chǔ)。

圖 11. MIMO應(yīng)用程序框架的前面板

使用LabVIEW Communications系統(tǒng)設(shè)計(jì)套件開(kāi)發(fā)的MIMO應(yīng)用程序框架，能夠支持立即可用的MU-MIMO IP，例如MMSE、MRC與ZF波束成型。 MIMO應(yīng)用程序框架還提供了無(wú)線同步、信道互惠校準(zhǔn)、可重配置的框架架構(gòu)、MIMO偵測(cè)、預(yù)編碼與實(shí)時(shí)通信功能。 請(qǐng)參閱MIMO應(yīng)用程序框架白皮書，了解更多信息。

5. 總結(jié)

MIMO原型驗(yàn)證系統(tǒng)是個(gè)靈活的硬件測(cè)試臺(tái)，能夠提供4到128個(gè)相位相干收發(fā)器鏈，由多個(gè)強(qiáng)大的FPGA支持來(lái)實(shí)現(xiàn)實(shí)時(shí)處理。 此系統(tǒng)是原型驗(yàn)證MIMO算法與技術(shù)的必要工具。 MIMO應(yīng)用程序框架大幅減少了原型驗(yàn)證MU-MIMO與大規(guī)模MIMO系統(tǒng)的準(zhǔn)備工作。 MIMO應(yīng)用程序框架的主要算法與IP為MU-MIMO系統(tǒng)提供了經(jīng)過(guò)充分驗(yàn)證且功能強(qiáng)大的結(jié)構(gòu)，使得用戶無(wú)需從頭創(chuàng)建基礎(chǔ)架構(gòu)。 MIMO原型驗(yàn)證系統(tǒng)結(jié)合了MIMO應(yīng)用程序框架的性能，是MIMO研究的理想平臺(tái)，有助于用戶更快速創(chuàng)新。