DRAM的內(nèi)部結(jié)構(gòu)和工作原理

今天我們來(lái)聊聊在計(jì)算機(jī)領(lǐng)域中非常關(guān)鍵的技術(shù)——DRAM（動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器）的內(nèi)部結(jié)構(gòu)和工作原理。

DRAM Arrays的基本結(jié)構(gòu)

首先，DRAM通常被組織成一個(gè)矩形的存儲(chǔ)單元陣列，這些存儲(chǔ)單元按照行和列的方式排列。想象一下，就像一個(gè)巨大的表格，每個(gè)單元格都是一個(gè)存儲(chǔ)cell。下圖展示了一個(gè)簡(jiǎn)化的基本DRAM cell arrays結(jié)構(gòu)，其中包含R行和C列的cell。一個(gè)典型的DRAM array可能會(huì)包含數(shù)百甚至數(shù)千個(gè)這樣的cell。

訪問(wèn)DRAM cell

這些cell是如何被訪問(wèn)的呢？答案是通過(guò)行地址和列地址。行地址線（也就是我們常說(shuō)的字線）連接到nMOS晶體管的柵極，而列線則連接到靈敏放大器。這種設(shè)計(jì)使得我們可以通過(guò)特定的行和列地址來(lái)定位并訪問(wèn)任何一個(gè)DRAM cell。

arrays大小的權(quán)衡

然而，arrays的大小并不是越大越好。更大的arrays雖然可以存儲(chǔ)更多的信息，但它們也需要更長(zhǎng)的字線和位線。更長(zhǎng)的字線和位線意味著更高的電容，這會(huì)帶來(lái)一些問(wèn)題。首先，電容的增加會(huì)使得位線上的電壓擺動(dòng)在讀取時(shí)變得非常微小，這使得檢測(cè)變得困難。其次，更高的電容也意味著更大的arrays在操作時(shí)會(huì)更慢。

典型DRAM arrays的大小

在現(xiàn)代DRAM中，一個(gè)典型的arrays大小是8K字（行）乘以1024位（列）。這意味著每個(gè)DRAM芯片可以存儲(chǔ)8192個(gè)數(shù)據(jù)單元，每個(gè)單元可以存儲(chǔ)1024位數(shù)據(jù)。

DRAM banks的概念

你可能還聽(tīng)說(shuō)過(guò)DRAM Banks。一個(gè)DRAM Banks通常包含4到16個(gè)DRAM arrays，這些arrays可以同時(shí)被訪問(wèn)。因此，每當(dāng)內(nèi)存控制器訪問(wèn)DRAM時(shí)，DRAM芯片會(huì)傳輸或接收與arrays數(shù)量相等的位數(shù)。每個(gè)array提供一個(gè)位到輸出引腳。DRAM芯片被描述為xN，其中N指的是內(nèi)存array和輸出引腳的數(shù)量。例如，一個(gè)x8 DRAM表示DRAM至少有八個(gè)內(nèi)存array，這意味著每次內(nèi)存控制器訪問(wèn)DRAM時(shí)，DRAM會(huì)傳輸或接收8位。