怎么建設(shè)Xilinx FPGA Artix-7教學(xué)實(shí)驗(yàn)室？山西工學(xué)院給您答案

山西工學(xué)院是經(jīng)教育部批準(zhǔn)成立的一所省屬公辦全日制理工類普通本科高等學(xué)校。按照省委、省政府部署，在朔州市委、市政府的大力支持下，學(xué)校于2021年6月3日正式掛牌成立。

學(xué)校積極探索應(yīng)用型高校人才培養(yǎng)模式創(chuàng)新，堅(jiān)持“高校+產(chǎn)業(yè)研究院+龍頭企業(yè)/行業(yè)”的特色發(fā)展模式，以建設(shè)現(xiàn)代產(chǎn)業(yè)學(xué)院為抓手，確定了工程化、智能化、管理化的人才培養(yǎng)特色，基本形成與我省的新興產(chǎn)業(yè)集群和朔州經(jīng)濟(jì)社會發(fā)展需求對接的二級產(chǎn)業(yè)學(xué)院設(shè)置模式。

信息產(chǎn)業(yè)學(xué)院是山西工學(xué)院下設(shè)的二級學(xué)院。學(xué)院精準(zhǔn)對接新一代信息技術(shù)應(yīng)用創(chuàng)新領(lǐng)域，聚焦大數(shù)據(jù)、人工智能、云計(jì)算、虛擬現(xiàn)實(shí)、工業(yè)互聯(lián)網(wǎng)、工業(yè)應(yīng)用軟件、智能感知、機(jī)器視覺、數(shù)字圖像處理、智能信息處理，智能控制和現(xiàn)代通信技術(shù)等信息產(chǎn)業(yè)，牢牢把握培養(yǎng)產(chǎn)業(yè)需要的高素質(zhì)應(yīng)用型人才這條主線，奮力推進(jìn)學(xué)院全方位高質(zhì)量發(fā)展。

2?

培訓(xùn)情況

創(chuàng)龍教儀聯(lián)合山西工學(xué)院共同建設(shè)FPGA教學(xué)平臺，在信息產(chǎn)業(yè)學(xué)院-信息產(chǎn)業(yè)基礎(chǔ)綜合實(shí)驗(yàn)室，針對FPGA課程，探討了該課程的應(yīng)用方向，制定學(xué)生課程學(xué)習(xí)的培養(yǎng)計(jì)劃。

老師對于新內(nèi)容表達(dá)出十足的熱情，并對創(chuàng)龍教儀專業(yè)的技術(shù)能力與認(rèn)真的工作態(tài)度表示了肯定。

面對日新月異的技術(shù)發(fā)展，創(chuàng)龍教儀在不斷學(xué)習(xí)與探索新技術(shù)與高校新需求之間的聯(lián)系，并通過不斷改進(jìn)的產(chǎn)品助力高校培養(yǎng)能夠適應(yīng)新社會生產(chǎn)需求的高級人才，以響應(yīng)國家二十大“產(chǎn)教融合”的方針！

3?

特色案例

實(shí)驗(yàn)名稱：

同步RS觸發(fā)器的設(shè)計(jì)實(shí)驗(yàn)

實(shí)驗(yàn)?zāi)康模?/strong>

（1）掌握同步RS觸發(fā)器的邏輯功能。

（2）掌握同步RS觸發(fā)器的Verilog實(shí)現(xiàn)。

（3）掌握同步RS觸發(fā)器的仿真圖查看。

實(shí)驗(yàn)原理：

1、RS同步觸發(fā)器

在實(shí)際應(yīng)用中，通常要求觸發(fā)器的狀態(tài)按一定的時間節(jié)拍變化，即在時鐘脈沖到達(dá)時，才根據(jù)輸入信號改變狀態(tài)；沒有時鐘信號時，即使輸入信號改變，也不影響觸發(fā)器的輸出狀態(tài)。為此，增加時鐘脈沖輸入端CP以及相應(yīng)的輸入控制電路，就有了同步RS觸發(fā)器這一類數(shù)字芯片。同步RS觸發(fā)器邏輯電路圖如下所示：

CP=0時，，觸發(fā)器保持原來的狀態(tài)不變；

CP=1時，工作情況與基本RS觸發(fā)器相同。

特性方程如下：

邏輯特性表如下：

同步RS觸發(fā)器的主要特點(diǎn)如下：

（1）時鐘電平控制。在CP=1期間接收輸入信號，CP=0時狀態(tài)保持不變，與基本RS觸發(fā)器相比，對觸發(fā)器狀態(tài)的轉(zhuǎn)變增加了時鐘控制。

（2） R、S之間有約束，不能允許出現(xiàn)R和S同時為1的情況，否則會使觸發(fā)器處于禁止?fàn)顟B(tài)。

同步RS觸發(fā)器（上升沿觸發(fā)）的時序圖如下所示：

實(shí)驗(yàn)操作：

1、實(shí)驗(yàn)設(shè)備

（1）軟件：Vivado2015.2，Windows7以上操作系統(tǒng)。

打開Vivado2015.2軟件

創(chuàng)建一個新的工程

創(chuàng)建源文件

編寫代碼

編寫仿真代碼 - 代碼仿真

指定時間和單位為200ns后，運(yùn)行

實(shí)驗(yàn)結(jié)果：

（1）信號含義。

clk：時鐘信號CP，上升沿觸發(fā);

r：RS觸發(fā)器的輸入R；

s：RS觸發(fā)器的輸入S；

q：RS觸發(fā)器的輸出；

qb：輸出q的取反。

（2）第一個時鐘周期的上升沿到來之前，觸發(fā)器輸出狀態(tài)不定（顯示紅色），RS觸發(fā)器無效；從第一個時鐘周期的上升沿開始，RS觸發(fā)器有效，在時鐘上升沿觸發(fā)。R和S同時為1時，輸出不定值（顯示紅色）。如下圖所示：

4?

設(shè)備概述

//

產(chǎn)品型號：TLA7-TEB

處理器類型：Xilinx Artix-7

應(yīng)用領(lǐng)域：通信、測控、電子

兼容紫光同創(chuàng)國產(chǎn)Logos-2芯片

產(chǎn)品型號：TLPG2L-TEB

處理器類型：紫光同創(chuàng)Logos-2

應(yīng)用領(lǐng)域：通信、視頻圖像處理、工業(yè)控制、醫(yī)療、消費(fèi)電子

產(chǎn)品特點(diǎn)：基于紫光同創(chuàng) Logos-2 系列 FPGA 處理器，邏輯單元 99900 個，DSP Slice 240 個；