ADC靜態(tài)測(cè)試全流程：以斜坡測(cè)試為例（一）

作者介紹

往期推薦

德思特測(cè)試測(cè)量：一文帶您了解如何進(jìn)行ADC&DAC精度測(cè)試

經(jīng)過(guò)往期文章的介紹，有不少讀者希望深入了解德思特ATX測(cè)試系統(tǒng)具體是如何執(zhí)行ADC性能測(cè)試的。

本文將詳細(xì)闡述如何利用該系統(tǒng)進(jìn)行精確的ADC靜態(tài)參數(shù)測(cè)試。我們將以斜坡測(cè)試（Ramp test）這一典型測(cè)試流程為例，指導(dǎo)您高效地使用我們的ATX測(cè)試系統(tǒng)來(lái)完成這一關(guān)鍵任務(wù)。

在今天的文章中我們將先介紹ADC靜態(tài)參數(shù)測(cè)試中的“測(cè)試適用性”以及“硬件準(zhǔn)備”兩部分內(nèi)容。

一、確認(rèn)測(cè)試適用性

在進(jìn)行本測(cè)試之前，首先需要確認(rèn)我們的待測(cè)ADC是否適用于斜坡測(cè)試。斜坡測(cè)試特別適用于中低速采樣率且精度要求較高的ADC。此測(cè)試旨在精確評(píng)估ADC的靜態(tài)轉(zhuǎn)換性能，其涵蓋的關(guān)鍵參數(shù)包括增益誤差（Gain Error）、失調(diào)誤差（Offset Error）、積分非線性（INL）、微分非線性（DNL）以及總未調(diào)整誤差（TUE）等。

斜坡測(cè)試的核心在于利用精密的時(shí)鐘控制系統(tǒng)來(lái)準(zhǔn)確調(diào)控測(cè)試時(shí)序。首先，信號(hào)發(fā)生器（AWG）輸出一個(gè)已知的測(cè)試電壓值，隨后ADC對(duì)這個(gè)電壓進(jìn)行轉(zhuǎn)換，測(cè)試系統(tǒng)再記錄下其數(shù)字輸出。這一過(guò)程會(huì)循環(huán)進(jìn)行，直到測(cè)試電壓遍歷整個(gè)ADC輸入范圍。這樣做的好處在于我們可以確保每個(gè)ADC輸出編碼都與AWG的實(shí)際輸出電壓一一對(duì)應(yīng)。建立這種映射關(guān)系后，我們就能繪制出ADC的實(shí)際轉(zhuǎn)換曲線。

通過(guò)將實(shí)際轉(zhuǎn)換曲線與理想轉(zhuǎn)換曲線進(jìn)行對(duì)比和詳細(xì)分析，我們能夠以最貼近參數(shù)定義的方式計(jì)算出各種關(guān)鍵的性能參數(shù)。這種方法不僅確保了測(cè)試結(jié)果的精確性，而且提供了一種直觀的方式來(lái)理解和評(píng)估ADC的實(shí)際性能。

此外，同樣用于測(cè)試ADC靜態(tài)參數(shù)的測(cè)試方法還有直方圖測(cè)試法，我們經(jīng)常聽(tīng)到客戶(hù)詢(xún)問(wèn)這兩種方法各自的優(yōu)點(diǎn)。為了解答這個(gè)問(wèn)題，筆者特別制作了一個(gè)對(duì)比表格，以幫助您更好地理解它們的不同之處。

鑒于斜坡測(cè)試法能夠提供更精確的數(shù)據(jù)和豐富的分析信息，行業(yè)內(nèi)的工程師通常會(huì)在測(cè)試系統(tǒng)（尤其是其中的AWG）精度和采樣率性能足夠時(shí)，優(yōu)先選擇這種測(cè)試方法。斜坡測(cè)試法還能夠減少所需的采樣點(diǎn)數(shù)量，從而一定程度上縮短測(cè)試時(shí)間，提升整體的測(cè)試效率。

以往，工程師們有時(shí)候會(huì)因?yàn)樾逼聹y(cè)試法涉及復(fù)雜的控制流程和龐大的計(jì)算量而感到猶豫，從而傾向于建立直方圖測(cè)試系統(tǒng)。然而，隨著德思特ATX測(cè)試系統(tǒng)的推出，所有的控制步驟和運(yùn)算算法都被打包集成到系統(tǒng)當(dāng)中，對(duì)用戶(hù)工程師實(shí)現(xiàn)了一鍵操作式自動(dòng)化。這使得工程師們可以輕松地進(jìn)行斜坡測(cè)試，無(wú)需擔(dān)心底層的技術(shù)細(xì)節(jié)。

通過(guò)介紹簡(jiǎn)化后的斜坡測(cè)試過(guò)程，我們希望為讀者展示德思特ATX系統(tǒng)對(duì)ADC性能測(cè)試帶來(lái)的便利，這也是本文選擇斜坡測(cè)試作為例子的重要原因。

二、硬件準(zhǔn)備

眾所周知，良好的開(kāi)端是成功的一半。但在硬件準(zhǔn)備階段，許多工程師曾面臨重重挑戰(zhàn)：傳統(tǒng)的硬件準(zhǔn)備過(guò)程繁瑣，通常涉及參數(shù)預(yù)估、測(cè)試儀器選型、儀器配合驗(yàn)證、控制軟件編程調(diào)試以及測(cè)試樣品配套附件設(shè)計(jì)與制作等多個(gè)復(fù)雜步驟。這一連串的準(zhǔn)備工作不僅費(fèi)時(shí)費(fèi)力，還容易出錯(cuò)。

1.儀器部分準(zhǔn)備

現(xiàn)在，借助德思特ATX系統(tǒng)，這一切變得異常簡(jiǎn)單。正如我們之前的文章所介紹，用戶(hù)只需根據(jù)其待測(cè)ADC的特點(diǎn)選擇相應(yīng)的系統(tǒng)功能模塊，之后便可以坐享其成。我們的專(zhuān)業(yè)團(tuán)隊(duì)會(huì)負(fù)責(zé)整體交付，確保您收到的是一套隨時(shí)可以投入使用的測(cè)試儀器，讓復(fù)雜的儀器準(zhǔn)備部分變得輕而易舉。

2.待測(cè)部分準(zhǔn)備

一旦儀器部分準(zhǔn)備就緒，用戶(hù)便能將全部精力投入到測(cè)試芯片載板的設(shè)計(jì)上。事實(shí)上，我們的系統(tǒng)通過(guò)集成必要的數(shù)字IO、待測(cè)供電和高精度參考電壓源等硬件，已經(jīng)大幅簡(jiǎn)化了測(cè)試載板的設(shè)計(jì)過(guò)程，工程師不再需要在載板上設(shè)計(jì)額外的電路來(lái)滿足這些功能需求。此時(shí)，測(cè)試載板的核心工作，其實(shí)已只剩下一項(xiàng)了：負(fù)責(zé)將待測(cè)芯片的引腳連接到相應(yīng)規(guī)格的連接器，以便與我們系統(tǒng)附帶的線纜進(jìn)行連接。

接下來(lái)，我們以ADI公司推出的AD7671作為待測(cè)ADC示例，給出測(cè)試載板的最簡(jiǎn)版本原理圖，該ADC是一顆單端電壓輸入、1通道、量程可選、SPI通訊、采樣率最高1 MSPS、分辨率為16位的ADC。此處我們?cè)O(shè)參考電壓為2.5V，并且ADC選用±2倍REF電壓的量程模式，也就是說(shuō)理想輸入電壓范圍是±5V。

從上圖可以看出，載板最核心的原理圖非常簡(jiǎn)單，這使得我們的工程師能夠以極高的效率完成設(shè)計(jì)及Layout工作，從而顯著縮短了測(cè)試載板的準(zhǔn)備時(shí)間。在實(shí)際應(yīng)用中，為了提高測(cè)試的靈活性和全面性，確保UUT的各個(gè)功能和工作模式得到充分驗(yàn)證，我們?cè)谧罱K版本的載板設(shè)計(jì)中加入了額外的繼電器以及保護(hù)電路和相關(guān)IC。這些繼電器的主要功能是將AWG的信號(hào)通過(guò)不同路徑引導(dǎo)至待測(cè)ADC的引腳，而AD7671正是依靠這種機(jī)制來(lái)實(shí)現(xiàn)輸入量程的靈活切換。最終版本的載板實(shí)物圖如下：

對(duì)應(yīng)的原理圖以及更多相關(guān)資料請(qǐng)聯(lián)系德思特獲取

值得一提的是，我們?cè)诩衫^電器的同時(shí)，避免了增加額外的邏輯控制芯片。這是因?yàn)榈滤继谹TX系統(tǒng)內(nèi)置的DIO模塊已經(jīng)前瞻性地考慮到了這種擴(kuò)展需求，它原生提供了8個(gè)靜態(tài)數(shù)字輸出通道。通過(guò)將這些靜態(tài)通道與適當(dāng)?shù)腗OS管相結(jié)合，我們能夠輕松驅(qū)動(dòng)測(cè)試載板上的繼電器。此外，這些靜態(tài)數(shù)字通道還可以直接連接到被UUT的功能設(shè)置引腳上，從而靈活地改變UUT的工作狀態(tài)。這種設(shè)計(jì)不僅提高了系統(tǒng)的靈活性，還簡(jiǎn)化了電路的復(fù)雜性，增強(qiáng)了整體的可靠性和可維護(hù)性。

END

以上就是ADC靜態(tài)參數(shù)測(cè)試中的“測(cè)試適用性”和“硬件準(zhǔn)備”的內(nèi)容，在下期文章中我們將為您介紹測(cè)試的“軟件配置”以及“開(kāi)始測(cè)試和查看結(jié)果”的內(nèi)容。

審核編輯 黃宇