怎么建設(shè)高性能多核DSP+FPGA實驗室？一起來河北工程大學(xué)看看

1?

院校簡介

//

河北工程大學(xué)是河北省重點骨干大學(xué)，河北省人民政府與水利部共建高校，河北省重點支持的國內(nèi)一流大學(xué)建設(shè)高校，河北省文明單位，坐落在中國歷史文化名城、“成語典故之都”邯鄲市。

學(xué)校現(xiàn)有工學(xué)、理學(xué)、管理學(xué)、農(nóng)學(xué)、醫(yī)學(xué)、文學(xué)、經(jīng)濟(jì)學(xué)、法學(xué)、藝術(shù)學(xué)、教育學(xué)、歷史學(xué)11個學(xué)科門類。招生專業(yè)72個，其中工程類專業(yè)47個，占比達(dá)65.2%。擁有河北省唯一的服務(wù)國家特殊需求博士人才培養(yǎng)項目—水資源水環(huán)境調(diào)控及綜合管理，擁有河北省唯一的水利工程博士后科研流動站。工程學(xué)學(xué)科進(jìn)入ESI排名全球前1%。擁有水利工程、地質(zhì)資源與地質(zhì)工程、機(jī)械工程、管理科學(xué)與工程等17個碩士學(xué)位授權(quán)一級學(xué)科

機(jī)械與裝備工程學(xué)院是河北工程大學(xué)辦學(xué)歷史最悠久的學(xué)院之一，學(xué)院設(shè)有6個教學(xué)系，建設(shè)有機(jī)械設(shè)計制造及其自動化、車輛工程、材料成型及控制工程、機(jī)器人工程、測控技術(shù)與儀器、機(jī)械電子工程（3+4）等6個本科專業(yè)。建設(shè)有1個國家級一流本科專業(yè)“機(jī)械設(shè)計制造及其自動化”，1個省級一流本科專業(yè)“車輛工程”，1個新工科專業(yè)“機(jī)器人工程”，“測控技術(shù)與儀器”專業(yè)已經(jīng)通過工程教育認(rèn)證申請。

2?

實驗室狀態(tài)

創(chuàng)龍教儀聯(lián)合河北工程大學(xué)共同建設(shè)高性能DSP+FPGA教學(xué)平臺，在機(jī)械與裝備工程學(xué)院-精密測量實驗室，針對DSP+FPGA課程，探討了該課程的應(yīng)用方向，制定學(xué)生課程學(xué)習(xí)的培養(yǎng)計劃。

參與交流的黃老師，孫老師等和學(xué)生們對TL6678F-TEB相關(guān)實驗案例表現(xiàn)出十足的熱情，并對創(chuàng)龍教儀專業(yè)的技術(shù)能力與認(rèn)真的工作態(tài)度表示了肯定。

面對日新月異的技術(shù)發(fā)展，創(chuàng)龍教儀在不斷學(xué)習(xí)與探索新技術(shù)與高校新需求之間的聯(lián)系，并通過與高校間的交流學(xué)習(xí)助力高校培養(yǎng)能夠適應(yīng)新社會生產(chǎn)需求的高級人才，以響應(yīng)國家二十大“產(chǎn)教融合”的方針！

3?

特色案例

實驗名稱：

CameraLink工業(yè)相機(jī)實時檢測與處理綜合實驗

實驗?zāi)康模?/strong>

（1）了解TI C66x DSP和Xilinx FPGA平臺的優(yōu)勢和應(yīng)用。

（2）了解CameraLink工業(yè)相機(jī)和MJPEG。

（3）學(xué)習(xí)基于TI C6678 DSP和Xilinx FPGA實現(xiàn)CameraLink工業(yè)相機(jī)實時檢測與處理。

實驗原理：

CameraLink工業(yè)相機(jī)簡介

CameraLink工業(yè)相機(jī)是指具有CameraLink接口滿足工業(yè)要求的相機(jī)。CameraLink接口是由AIA協(xié)會推出的數(shù)字圖像信號串行通訊接口協(xié)議，是在ChannelLink技術(shù)基礎(chǔ)上發(fā)展而來的。CameraLink標(biāo)準(zhǔn)支持的最高數(shù)據(jù)傳輸率可達(dá)680MB/s。

FPGA端作為SRIO Initiator，DSP端作為SRIO Target。FPGA端通過SRIO SWRITE和乒乓方式，將數(shù)據(jù)傳輸至DSP端的0x90000000和0x90500000的DDR地址空間。

DSP端project目錄下包括兩個工程，分別為主核工程與從核工程。主核工程編譯后默認(rèn)生成的可執(zhí)行文件適用于DSP ETH1網(wǎng)口，如需重新生成適用于DSP ETH0網(wǎng)口的可執(zhí)行文件，請參考關(guān)鍵代碼小節(jié)進(jìn)行源碼修改。從核工程編譯后生成的可執(zhí)行文件為srio_image_processing_slave.out。

工程解析

Image_processing_master任務(wù)調(diào)用mc_process_init函數(shù)，初始化和打開對應(yīng)消息隊列，用于傳輸消息。

默認(rèn)使用DHCP模式自動獲取DSP ETH1網(wǎng)口IP地址。如需修改為靜態(tài)IP地址，或修改為使用DSP ETH0網(wǎng)口，可參考如下說明進(jìn)行配置。

本案例使用Serial RapidIO Gen2 IP核實現(xiàn)SRIO Initiator，使用HELLO(Header Encoded Logical Layer Optimized)格式，支持NREAD、NWRITE、NWRITE_R、NWRITE_R、DOORBELL、MESSG等Response Packet操作。

實驗設(shè)備

硬件：TL6678F-TEB，CameraLink黑白相機(jī)（型號：RS-A5241-CM107-S00），CameraLink視頻采集模塊（型號：TLCameraLinkF），路由器（動態(tài)IP需要，如采用靜態(tài)IP方式可不需要）。

軟件：Vivado2017.4，CCS5.5，Windows7以上操作系統(tǒng)。

硬件連接

（1）用Micro USB串口線將PC端連接實驗主板調(diào)試串口。

（2）連接好實驗箱的電源和仿真器。

（3）將FPGA下載器連接開發(fā)板FPGA端JTAG接口(CON10)到PC端。

（4）打開設(shè)備管理器查看Enhanced COM port口的COM口號、查看仿真器和下載器連接是否正常。

（5）打開并設(shè)置串口調(diào)試軟件，波特率為115200。

（6）將TLCameraLinkF模塊連接至評估板FPGA FMC2接口，評估板J1跳線帽選擇2.5V檔位，以配置FMC IO的BANK電壓為2.5V。請將CameraLink相機(jī)的CL0通過數(shù)據(jù)線連接至TLCameraLinkF模塊的CON1接口，將CameraLink相機(jī)的CL1通過數(shù)據(jù)線連接至TLCameraLinkF模塊的CON2接口。

（7）用網(wǎng)線連接實驗主板和路由器，實驗主板默認(rèn)ETH1口，要保證開發(fā)板與PC端保持在同一網(wǎng)段下。

（8）撥碼開關(guān)撥到NO BOOT模式：000XX（備注：XX為1或0均可）。

（9）實驗箱上電。

實驗現(xiàn)象

在PC機(jī)瀏覽器輸入評估板IP地址打開網(wǎng)頁界面，在網(wǎng)頁界面中選擇處理核心數(shù)量為Eight cores，選擇本案例所使用相機(jī)的最高處理幀率為107fps。

點擊"Program Item"，網(wǎng)頁將顯示經(jīng)DSP端進(jìn)行Sobel（邊緣檢測）算法處理后的圖像。

同時，DSP端串口調(diào)試終端將會打印處理信息。

4?

設(shè)備概述

//

產(chǎn)品型號：TL6678F-TEB

處理器類型：TI TMS320C6678 + Xilinx Kintex-7

應(yīng)用領(lǐng)域：圖像處理、信號處理、通信、自動化、航空電子、機(jī)器視覺