0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線(xiàn)課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

三星電子研發(fā)16層3D DRAM芯片及垂直堆疊單元晶體管

微云疏影 ? 來(lái)源:綜合整理 ? 作者:綜合整理 ? 2024-05-22 15:02 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

據(jù)三星電子高層透露,其已研發(fā)出16層3D DRAM芯片。

在今年的IEEE IMW 2024活動(dòng)中,三星DRAM業(yè)務(wù)的資深副總裁Lee指出,已有多家科技巨頭如三星成功制造出16層3D DRAM,其中美光更是發(fā)展至8層水平。

然而,他也強(qiáng)調(diào),現(xiàn)階段三星正致力于探索3D DRAM及垂直堆疊單元陣列晶體管(VS-CAT)的可行性,暫無(wú)大量量產(chǎn)的計(jì)劃。值得注意的是,Lee曾在美光擔(dān)任過(guò)未來(lái)存儲(chǔ)芯片的研究工作,后于去年加入三星。

VS-CAT與傳統(tǒng)DRAM有所區(qū)別,其采用雙硅晶圓設(shè)計(jì),外圍設(shè)備和邏輯/存儲(chǔ)單元獨(dú)立連接。若將外圍設(shè)備直接連接至單元層,會(huì)導(dǎo)致表面積過(guò)大。

因此,外圍設(shè)備通常在另一片晶圓上制造,再與存儲(chǔ)單元通過(guò)鍵合方式連接。預(yù)計(jì)3D DRAM將采用晶圓對(duì)晶圓(wafer-to-wafer)等混合鍵合技術(shù)進(jìn)行生產(chǎn),此項(xiàng)技術(shù)已廣泛運(yùn)用于NAND和CMOS圖像傳感器的制造過(guò)程。

此外,三星還計(jì)劃將背面供電網(wǎng)絡(luò)(BSPDN)技術(shù)引入3D DRAM領(lǐng)域。

同時(shí),三星亦在研究垂直溝道晶體管(VCT)。VCT又稱(chēng)4F2,較之先前的6F2技術(shù),可大幅降低晶粒表面積,最高可達(dá)30%。據(jù)悉,原型產(chǎn)品有望于明年問(wèn)世。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • DRAM
    +關(guān)注

    關(guān)注

    40

    文章

    2345

    瀏覽量

    185425
  • 硅晶圓
    +關(guān)注

    關(guān)注

    4

    文章

    275

    瀏覽量

    21287
  • 三星
    +關(guān)注

    關(guān)注

    1

    文章

    1693

    瀏覽量

    32609
收藏 0人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    半導(dǎo)體存儲(chǔ)芯片核心解析

    (FTL,磨損均衡,糾錯(cuò)等),存在讀寫(xiě)干擾問(wèn)題。 結(jié)構(gòu)演進(jìn): 平面 NAND:傳統(tǒng)二維結(jié)構(gòu),工藝微縮遇到瓶頸。 3D NAND:將存儲(chǔ)單元垂直堆疊(幾十
    發(fā)表于 06-24 09:09

    下一代高速芯片晶體管解制造問(wèn)題解決了!

    ,10埃)開(kāi)始一直使用到A7代。 從這些外壁叉片晶體管的量產(chǎn)中獲得的知識(shí)可能有助于下一代互補(bǔ)場(chǎng)效應(yīng)晶體管(CFET)的生產(chǎn)。 目前,領(lǐng)先的芯片制造商——英特爾、臺(tái)積電和三星——正在利用
    發(fā)表于 06-20 10:40

    三星在4nm邏輯芯片上實(shí)現(xiàn)40%以上的測(cè)試良率

    三星電子在 HBM3 時(shí)期遭遇了重大挫折,將 70% 的 HBM 內(nèi)存市場(chǎng)份額拱手送給主要競(jìng)爭(zhēng)對(duì)手 SK 海力士,更是近年來(lái)首度讓出了第一大 DRAM 原廠的寶座。這迫使
    發(fā)表于 04-18 10:52

    三星電子否認(rèn)1b DRAM重新設(shè)計(jì)報(bào)道

    據(jù)報(bào)道,三星電子已正式否認(rèn)了有關(guān)其將重新設(shè)計(jì)第五代10nm級(jí)DRAM(即1b DRAM)的傳聞。這一否認(rèn)引發(fā)了業(yè)界對(duì)三星
    的頭像 發(fā)表于 01-23 15:05 ?554次閱讀

    三星否認(rèn)重新設(shè)計(jì)1b DRAM

    據(jù)DigiTimes報(bào)道,三星電子對(duì)重新設(shè)計(jì)其第五代10nm級(jí)DRAM(1b DRAM)的報(bào)道予以否認(rèn)。 此前,ETNews曾有報(bào)道稱(chēng),三星
    的頭像 發(fā)表于 01-23 10:04 ?950次閱讀

    三星重啟1b nm DRAM設(shè)計(jì),應(yīng)對(duì)良率與性能挑戰(zhàn)

    nm DRAM。 這一新版DRAM工藝項(xiàng)目被命名為D1B-P,其重點(diǎn)將放在提升能效和散熱性能上。這一命名邏輯與三星此前推出的第六代V-NAND改進(jìn)版制程V6P相似,顯示出
    的頭像 發(fā)表于 01-22 14:04 ?786次閱讀

    消息稱(chēng)三星正為蘋(píng)果iPhone開(kāi)發(fā)三層堆疊式相機(jī)傳感器

    傳感器供應(yīng)鏈。據(jù)爆料人士透露,三星正在研發(fā)一種三層堆疊式傳感器,據(jù)稱(chēng)性能優(yōu)于索尼的 Exmor RS 系列。 此前,知名分析師郭明錤曾預(yù)測(cè),三星
    的頭像 發(fā)表于 01-03 19:49 ?1095次閱讀
    消息稱(chēng)<b class='flag-5'>三星</b>正為蘋(píng)果iPhone開(kāi)發(fā)<b class='flag-5'>三層</b><b class='flag-5'>堆疊</b>式相機(jī)傳感器

    【半導(dǎo)體存儲(chǔ)】關(guān)于NAND Flash的一些小知識(shí)

    NAND只需要提高堆棧層數(shù),目前多種工藝架構(gòu)并存。從2013年三星推出了第一款24SLC/MLC 3D V-NAND,到現(xiàn)在層數(shù)已經(jīng)邁進(jìn)200+,并即將進(jìn)入300+
    發(fā)表于 12-17 17:34

    英偉達(dá)AI加速器新藍(lán)圖:集成硅光子I/O,3D垂直堆疊 DRAM 內(nèi)存

    加速器設(shè)計(jì)的愿景。 英偉達(dá)認(rèn)為未來(lái)整個(gè) AI 加速器復(fù)合體將位于大面積先進(jìn)封裝基板之上,采用垂直供電,集成硅光子 I/O 器件,GPU 采用多模塊設(shè)計(jì),3D 垂直堆疊
    的頭像 發(fā)表于 12-13 11:37 ?668次閱讀
    英偉達(dá)AI加速器新藍(lán)圖:集成硅光子I/O,<b class='flag-5'>3D</b><b class='flag-5'>垂直</b><b class='flag-5'>堆疊</b> <b class='flag-5'>DRAM</b> 內(nèi)存

    英偉達(dá)加速認(rèn)證三星AI內(nèi)存芯片

    芯片。作為當(dāng)前市場(chǎng)上最先進(jìn)的內(nèi)存技術(shù)之一,HBM3E(High Bandwidth Memory 3 Enhanced)以其超高的帶寬和低功耗特性而備受矚目。英偉達(dá)正在對(duì)三星提供的兩種
    的頭像 發(fā)表于 11-25 14:34 ?568次閱讀

    麻省理工學(xué)院研發(fā)全新納米級(jí)3D晶體管,突破性能極限

    11月7日,有報(bào)道稱(chēng),美國(guó)麻省理工學(xué)院的研究團(tuán)隊(duì)利用超薄半導(dǎo)體材料,成功開(kāi)發(fā)出一種前所未有的納米級(jí)3D晶體管。這款晶體管被譽(yù)為迄今為止最小的3D晶體
    的頭像 發(fā)表于 11-07 13:43 ?861次閱讀

    3D-NAND浮柵晶體管的結(jié)構(gòu)解析

    傳統(tǒng)平面NAND閃存技術(shù)的擴(kuò)展性已達(dá)到極限。為了解決這一問(wèn)題,3D-NAND閃存技術(shù)應(yīng)運(yùn)而生,通過(guò)在垂直方向上堆疊存儲(chǔ)單元,大幅提升了存儲(chǔ)密度。本文將簡(jiǎn)要介紹
    的頭像 發(fā)表于 11-06 18:09 ?2332次閱讀
    <b class='flag-5'>3D</b>-NAND浮柵<b class='flag-5'>晶體管</b>的結(jié)構(gòu)解析

    3D堆疊像素探測(cè)器芯片技術(shù)詳解(72頁(yè)P(yáng)PT)

    3D堆疊像素探測(cè)器芯片技術(shù)詳解
    的頭像 發(fā)表于 11-01 11:08 ?3257次閱讀
    <b class='flag-5'>3D</b><b class='flag-5'>堆疊</b>像素探測(cè)器<b class='flag-5'>芯片</b>技術(shù)詳解(72頁(yè)P(yáng)PT)

    三星電子HBM3E商業(yè)化遇阻,或重新設(shè)計(jì)1a DRAM電路

    近日,業(yè)界傳出三星電子HBM3E商業(yè)化進(jìn)程遲緩的消息,據(jù)稱(chēng)這一狀況或與HBM核心芯片DRAM有關(guān)。具體而言,1a
    的頭像 發(fā)表于 10-23 17:15 ?899次閱讀

    三星2億像素3堆棧式傳感器即將問(wèn)世

    據(jù)悉,三星即將發(fā)布一款3堆疊晶體管傳感器(2模擬電路+1
    的頭像 發(fā)表于 08-02 16:24 ?1186次閱讀
    <b class='flag-5'>三星</b>2億像素<b class='flag-5'>3</b><b class='flag-5'>層</b>堆棧式傳感器即將問(wèn)世

    電子發(fā)燒友

    中國(guó)電子工程師最喜歡的網(wǎng)站

    • 2931785位工程師會(huì)員交流學(xué)習(xí)
    • 獲取您個(gè)性化的科技前沿技術(shù)信息
    • 參加活動(dòng)獲取豐厚的禮品