0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

晶圓制造和封裝之影響良率的主要工藝和材料因素(一)

FindRF ? 來(lái)源:FindRF ? 2024-05-20 10:55 ? 次閱讀

生產(chǎn)力和工藝良率

概覽

晶圓制造和封裝是一個(gè)極其漫長(zhǎng)和復(fù)雜的過(guò)程,涉及數(shù)百個(gè)要求嚴(yán)格的步驟。這些步驟從未每次都完美執(zhí)行,污染和材料變化結(jié)合在一起會(huì)導(dǎo)致晶圓在生產(chǎn)過(guò)程中的損失。此外,晶圓上的一些芯片未能滿足客戶的電氣和性能規(guī)范。在本章中,將確定主要的良率測(cè)量點(diǎn)以及影響良率的主要工藝和材料因素。還介紹了不同良率點(diǎn)和不同電路的典型良率。

良率測(cè)量點(diǎn)

維護(hù)和提高工藝和產(chǎn)品良率是半導(dǎo)體制造業(yè)的生命線。對(duì)一個(gè)偶然的觀察者來(lái)說(shuō),似乎整個(gè)行業(yè)都對(duì)生產(chǎn)良率著迷。這種觀察確實(shí)是正確的。由于工藝的嚴(yán)格要求和生產(chǎn)一個(gè)封裝芯片所需的龐大工藝數(shù)量,導(dǎo)致產(chǎn)品損失。這兩個(gè)因素導(dǎo)致生產(chǎn)過(guò)程通常只發(fā)貨其投入晶圓制造線的芯片的20%到80%。

這些良率與大多數(shù)制造操作相比似乎非常低。然而,考慮到生產(chǎn)由數(shù)百萬(wàn)微米或亞微米尺寸圖案組成的數(shù)百個(gè)電路,這些圖案層數(shù)相等且非常薄,都處于非常嚴(yán)格的清潔水平之內(nèi),全部在140毫米^2的芯片限制之內(nèi),來(lái)自39個(gè)不同的掩模,該行業(yè)能夠生產(chǎn)出功能芯片的事實(shí)本身就是一個(gè)證明。

另一個(gè)有助于保持良率低迷的因素是大多數(shù)生產(chǎn)錯(cuò)誤的不可修復(fù)性。雖然有缺陷的汽車零件可以更換,但在半導(dǎo)體制造業(yè)中很少有這樣的選擇。有缺陷的芯片或晶圓通常無(wú)法恢復(fù)。在某些情況下,未通過(guò)性能測(cè)試的芯片可以降級(jí)并出售用于要求較低的用途。報(bào)廢的晶圓可能會(huì)找到新的生命,作為控制或監(jiān)控晶圓。

除了這些工藝因素外,還有業(yè)務(wù)的批量性質(zhì)。高昂的資本成本和高于平均水平的工程人員比例轉(zhuǎn)化為高開銷業(yè)務(wù)。這種高開銷,加上競(jìng)爭(zhēng)保持銷售價(jià)格的下行壓力,要求大多數(shù)芯片生產(chǎn)商運(yùn)行高產(chǎn)量、高良率的工藝。

鑒于所有這些因素,對(duì)良率的關(guān)注是可以理解的。大多數(shù)設(shè)備和材料供應(yīng)商都強(qiáng)調(diào)其產(chǎn)品可能帶來(lái)的良率提升。同樣,工藝工程團(tuán)隊(duì)的主要職責(zé)是維護(hù)和提高工藝良率。良率測(cè)量從單個(gè)工藝級(jí)別開始,并貫穿整個(gè)工藝序列進(jìn)行跟蹤,從進(jìn)入空白晶圓到完成電路的發(fā)貨。

通常,工廠會(huì)在工藝的三個(gè)主要點(diǎn)監(jiān)控良率。它們分別在晶圓制造過(guò)程結(jié)束時(shí)、晶圓分選后以及封裝和最終測(cè)試過(guò)程結(jié)束時(shí)(見下圖所示)。

0e4daa2c-1653-11ef-b74b-92fbcf53809c.png

累積晶圓制造良率 一個(gè)主要的良率測(cè)量點(diǎn)是在晶圓制造完成時(shí)。這種良率被稱為fab良率、線良率、累積fab良率或“累積”良率。

無(wú)論名稱如何,它都是以離開晶圓制造的晶圓數(shù)量除以進(jìn)入工藝的晶圓數(shù)量的百分比來(lái)表示。由于不同類型的產(chǎn)品具有不同的組件、特征尺寸和密度因素,晶圓制造良率是針對(duì)每種產(chǎn)品類型而不是整個(gè)制造線良率來(lái)計(jì)算的。

累積fab良率首先通過(guò)計(jì)算離開每個(gè)單獨(dú)工藝的晶圓數(shù)量(稱為站點(diǎn)良率)并除以進(jìn)入該站點(diǎn)的數(shù)量來(lái)開始。

站點(diǎn)良率又通過(guò)相乘來(lái)計(jì)算整體累積fab良率。



審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 半導(dǎo)體
    +關(guān)注

    關(guān)注

    334

    文章

    27367

    瀏覽量

    218827
  • 晶圓
    +關(guān)注

    關(guān)注

    52

    文章

    4912

    瀏覽量

    127998

原文標(biāo)題:半導(dǎo)體工藝之氧化(一)

文章出處:【微信號(hào):FindRF,微信公眾號(hào):FindRF】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    制造的基礎(chǔ)知識(shí)

    芯片制造主要分為5個(gè)階段:材料制備;晶體生長(zhǎng)或制備;
    發(fā)表于 12-12 09:24 ?5207次閱讀

    制造流程簡(jiǎn)要分析

    `微晶片制造的四大基本階段:制造材料準(zhǔn)備、長(zhǎng)與制備
    發(fā)表于 12-01 13:40

    凸起封裝工藝技術(shù)簡(jiǎn)介

    工藝技術(shù)可用于凸起,每種技術(shù)有各自的優(yōu)缺點(diǎn)。其中金線柱焊接凸點(diǎn)和電解或化學(xué)鍍金焊接凸點(diǎn)主要用于引腳數(shù)較少的封裝應(yīng)用領(lǐng)域包括玻璃覆
    發(fā)表于 12-01 14:33

    單片機(jī)制造工藝及設(shè)備詳解

    今日分享制造過(guò)程中的工藝及運(yùn)用到的半導(dǎo)體設(shè)備。制造
    發(fā)表于 10-15 15:11

    制造工藝的流程是什么樣的?

    事業(yè)起步較晚,在制造上還處于建設(shè)發(fā)展階段?,F(xiàn)在我國(guó)主要做的是的封測(cè)。我國(guó)的
    發(fā)表于 09-17 09:05

    封裝有哪些優(yōu)缺點(diǎn)?

    ?! ?)在切割成單芯片時(shí),封裝結(jié)構(gòu)或者材料影響劃片效率和劃片成品  2 封裝
    發(fā)表于 02-23 16:35

    簡(jiǎn)述制造工藝流程和原理

    制造在半導(dǎo)體領(lǐng)域,科技含量相當(dāng)?shù)母撸夹g(shù)工藝要求非常高。而我們國(guó)半導(dǎo)體事業(yè)起步較晚,在
    的頭像 發(fā)表于 08-12 14:13 ?4.6w次閱讀

    如何把控芯片的?

    今天查閱了的控制,的成本和能否量產(chǎn)最
    的頭像 發(fā)表于 03-05 15:59 ?7229次閱讀

    切割如何控制良品率?

    的最終主要由各工序的乘積構(gòu)成。從
    的頭像 發(fā)表于 12-15 10:37 ?1299次閱讀

    文看懂級(jí)封裝

    共讀好書 在本文中,我們將重點(diǎn)介紹半導(dǎo)體封裝的另主要方法——級(jí)封裝(WLP)。本文將探討
    的頭像 發(fā)表于 03-05 08:42 ?1373次閱讀
    <b class='flag-5'>一</b>文看懂<b class='flag-5'>晶</b><b class='flag-5'>圓</b>級(jí)<b class='flag-5'>封裝</b>

    半導(dǎo)體工藝之生產(chǎn)力和工藝

    圓實(shí)際被加工的時(shí)間可以以天為單位來(lái)衡量。但由于在工藝站點(diǎn)的排隊(duì)以及由于工藝問題導(dǎo)致的臨時(shí)減速,圓通常在制造區(qū)域停留數(shù)周。
    的頭像 發(fā)表于 07-01 11:18 ?969次閱讀
    半導(dǎo)體<b class='flag-5'>工藝</b>之生產(chǎn)力和<b class='flag-5'>工藝</b><b class='flag-5'>良</b><b class='flag-5'>率</b>

    制造限制因素簡(jiǎn)述(2)

    相對(duì)容易處理,并且良好的實(shí)踐和自動(dòng)設(shè)備已將斷裂降至低水平。然而,砷化鎵并不是那么堅(jiān)
    的頭像 發(fā)表于 10-09 09:39 ?493次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>制造</b><b class='flag-5'>良</b><b class='flag-5'>率</b>限制<b class='flag-5'>因素</b>簡(jiǎn)述(2)

    淺談?dòng)绊?b class='flag-5'>晶分選因素(1)

    制造后,被送到分選測(cè)試儀。在測(cè)試期間,每個(gè)芯片都會(huì)進(jìn)行電氣測(cè)試,以檢查設(shè)備規(guī)范和功能。每個(gè)電路可能執(zhí)行數(shù)百個(gè)單獨(dú)的電氣測(cè)試。雖然這些
    的頭像 發(fā)表于 10-09 09:43 ?370次閱讀
    淺談?dòng)绊?b class='flag-5'>晶</b><b class='flag-5'>圓</b>分選<b class='flag-5'>良</b><b class='flag-5'>率</b>的<b class='flag-5'>因素</b>(1)

    淺談?dòng)绊?b class='flag-5'>晶分選因素(2)

    制造率部分討論的工藝變化會(huì)影響分選
    的頭像 發(fā)表于 10-09 09:45 ?512次閱讀
    淺談?dòng)绊?b class='flag-5'>晶</b><b class='flag-5'>圓</b>分選<b class='flag-5'>良</b><b class='flag-5'>率</b>的<b class='flag-5'>因素</b>(2)

    制造限制因素簡(jiǎn)述(1)

    。累積等于這個(gè)單獨(dú)電路的簡(jiǎn)單累積fab計(jì)算。請(qǐng)注意,即使有非常高的單個(gè)站點(diǎn),隨著
    的頭像 發(fā)表于 10-09 09:50 ?532次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>制造</b><b class='flag-5'>良</b><b class='flag-5'>率</b>限制<b class='flag-5'>因素</b>簡(jiǎn)述(1)