從MRAM的演進(jìn)看存內(nèi)計(jì)算的發(fā)展

1 傳統(tǒng)馮諾依曼瓶頸

隨著人工智能、物聯(lián)網(wǎng)、智能傳感等應(yīng)用的快速興起，數(shù)據(jù)以爆發(fā)式的速度增長(zhǎng)。海量數(shù)據(jù)的高效存儲(chǔ)、遷移與處理成為當(dāng)前信息領(lǐng)域的重大挑戰(zhàn)。受限于經(jīng)典的馮諾依曼計(jì)算架構(gòu)存儲(chǔ)與處理分離的特性，在面向大數(shù)據(jù)分析等應(yīng)用場(chǎng)景中，數(shù)據(jù)總線的帶寬嚴(yán)重制約了處理器的性能與能量效率，并且數(shù)據(jù)的頻繁遷移帶來嚴(yán)重的傳輸功耗問題。

存內(nèi)計(jì)算架構(gòu)在此基礎(chǔ)上應(yīng)運(yùn)而生。如圖-1b所示，通過賦予存儲(chǔ)器計(jì)算功能，以數(shù)據(jù)為中心，避免不必要的數(shù)據(jù)頻繁搬運(yùn)，降低系統(tǒng)的功耗和延時(shí)。

圖1 （a）經(jīng)典馮諾依曼架構(gòu)圖；（b）主處理器+存內(nèi)計(jì)算的架構(gòu)示意圖；（c）基于不同存儲(chǔ)介質(zhì)的存內(nèi)計(jì)算技術(shù)百花齊放。

近年來，基于不同存儲(chǔ)介質(zhì)的存內(nèi)計(jì)算技術(shù)不斷涌現(xiàn)，并受到學(xué)術(shù)界和工業(yè)界的廣泛關(guān)注。從2017年至今，存內(nèi)計(jì)算主題開始頻繁出現(xiàn)在電路和芯片領(lǐng)域的頂級(jí)會(huì)議/期刊上（ISSCC、VLSI、IEDM、JSSC、TCAS-I），且占比快速增加。

2 產(chǎn)業(yè)界相繼發(fā)布存內(nèi)計(jì)算芯片

工業(yè)界方面，臺(tái)積電、三星、英特爾、IBM、Global Foundries、IMEC等國(guó)際半導(dǎo)體巨頭相繼于2021-2023年期間發(fā)布了各自的存內(nèi)計(jì)算原型芯片或初期商用芯片，但仍沒有十分完善的產(chǎn)品出現(xiàn)。存內(nèi)計(jì)算技術(shù)采用非馮諾依曼架構(gòu)，在大數(shù)據(jù)時(shí)代，為人工智能、物聯(lián)網(wǎng)、智能傳感器等領(lǐng)域提供高效的硬件解決方案，有重要的應(yīng)用價(jià)值。

三星在頂級(jí)學(xué)術(shù)期刊Nature上發(fā)表了全球首個(gè)基于MRAM（磁性隨機(jī)存儲(chǔ)器）的存內(nèi)計(jì)算研究，緊接著臺(tái)積電在近日的ISSCC上合作發(fā)表了六篇關(guān)于存內(nèi)計(jì)算存儲(chǔ)器IP的論文，大力推進(jìn)基于ReRAM的存內(nèi)計(jì)算方案。

2.1 三星發(fā)布基于MRAM的存內(nèi)計(jì)算

2022年，三星半導(dǎo)體宣布，通過結(jié)構(gòu)創(chuàng)新，實(shí)現(xiàn)了基于MRAM（磁阻隨機(jī)存取存儲(chǔ)器）的內(nèi)存內(nèi)計(jì)算（In-Memory Computing），進(jìn)一步拓展了三星的下一代低功耗人工智能芯片技術(shù)的前沿領(lǐng)域。

MRAM磁阻內(nèi)存很難用于內(nèi)存內(nèi)計(jì)算，因?yàn)樗跇?biāo)準(zhǔn)的內(nèi)存內(nèi)計(jì)算架構(gòu)中無法發(fā)揮低功耗優(yōu)勢(shì)。

三星研究團(tuán)隊(duì)設(shè)計(jì)了一種名為“電阻總和”（resistance sum）的新型內(nèi)存內(nèi)計(jì)算架構(gòu)，取代標(biāo)準(zhǔn)的“電流總和”（current-sum）架構(gòu)，成功開發(fā)了一種能演示內(nèi)存內(nèi)計(jì)算架構(gòu)的MRAM陣列芯片，命名為“用于內(nèi)存內(nèi)計(jì)算的磁阻內(nèi)存交叉陣列”（crossbar array of magnetoresistive memory devices for in-memory computing）。

成功解決了單個(gè)MRAM器件的小電阻問題，從而降低功耗，實(shí)現(xiàn)了基于MRAM的內(nèi)存內(nèi)計(jì)算。按照三星的說法，在執(zhí)行AI計(jì)算時(shí)，MRAM內(nèi)存內(nèi)計(jì)算可以做到98%的筆跡識(shí)別成功率、93%的人臉識(shí)別準(zhǔn)確率。

2.2 臺(tái)積電發(fā)布獨(dú)立式STT-MRAM

2024年2月20日，中國(guó)臺(tái)灣“國(guó)研院半導(dǎo)體研究中心”宣布，與臺(tái)積電合作開發(fā)的“選擇器元件與自旋轉(zhuǎn)移力矩式磁性存儲(chǔ)整合”（Selector and STT-MRAM Integration）技術(shù)，于2023年12月全球頂尖電子元件會(huì)議IEDM（International Electron Devices Meeting）中發(fā)表，并獲選為Highlight Paper，成為全世界極少數(shù)成功開發(fā)出高密度、高容量的獨(dú)立式STT-MRAM制作技術(shù)的團(tuán)隊(duì)。

由于STT-MRAM具備高速度、高可靠度、小體積、省電等優(yōu)點(diǎn)，十分適合應(yīng)用于云端計(jì)算與物聯(lián)網(wǎng)上進(jìn)行大量的數(shù)據(jù)儲(chǔ)存。

據(jù)悉，臺(tái)積電三十幾年來一直致力科技創(chuàng)新及研發(fā)，重視技術(shù)自主，近年研發(fā)經(jīng)費(fèi)投入平均是營(yíng)收的8%，2020年研發(fā)經(jīng)費(fèi)首度超過1000億元新臺(tái)幣，未來隨著業(yè)務(wù)不斷成長(zhǎng)，研發(fā)經(jīng)費(fèi)會(huì)越來越多。

3MRAM存內(nèi)計(jì)算的發(fā)展

存內(nèi)計(jì)算對(duì)存儲(chǔ)介質(zhì)適配性的評(píng)價(jià)主要從以下幾個(gè)方面出發(fā)：非易失性、能否形成交叉陣列、不同狀態(tài)比率、單元計(jì)算時(shí)輸出量、存儲(chǔ)密度、功耗、響應(yīng)速度、工藝成熟度、制造成本、器件一致性等。當(dāng)前，如圖-1c所示，基于多種存儲(chǔ)介質(zhì)的存內(nèi)計(jì)算研究和應(yīng)用百花齊放，如靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）、動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM）、閃存（Flash）、憶阻器（ReRAM）、鐵電晶體管（FeFET）、相變存儲(chǔ)器（PCM）、磁隨機(jī)存儲(chǔ)器（MRAM）等。然而，基于上述評(píng)價(jià)標(biāo)準(zhǔn)，由于物理特性限制，各類存儲(chǔ)介質(zhì)在存內(nèi)計(jì)算應(yīng)用的不同場(chǎng)景上各有優(yōu)劣，尚未出現(xiàn)統(tǒng)一的解決方案。MRAM是非易失器件，具有高耐久性、高速度、低功耗、微縮性好、器件一致性好等優(yōu)點(diǎn)，當(dāng)前第一代（Toggle-MRAM）、第二代（STT-MRAM）都已在國(guó)外實(shí)現(xiàn)量產(chǎn)，基于MRAM的存內(nèi)計(jì)算技術(shù)關(guān)注度快速提升。

圖2 MRAM存內(nèi)計(jì)算技術(shù)分布圖

筆者按照技術(shù)特點(diǎn)對(duì)主要的MRAM存內(nèi)計(jì)算進(jìn)行了大致的分類，如圖2所示。

3.1 數(shù)字存內(nèi)計(jì)算技術(shù)

早期MRAM存內(nèi)計(jì)算技術(shù)以數(shù)字存內(nèi)計(jì)算技術(shù)為主，包含廣義上的MRAM近存計(jì)算（主要利用其高密度、高速度、非易失的特性，離實(shí)際應(yīng)用較為接近，方便落地）及利用讀寫外圍電路輔助實(shí)現(xiàn)布爾邏輯運(yùn)算的高校研究類工作為主，私以為兩者實(shí)際非常接近，本質(zhì)都為近存計(jì)算，只是“近的”程度不同（圖3）。

圖3 中國(guó)臺(tái)灣清華MRAM近存計(jì)算方案及北航MRAM布爾邏輯存內(nèi)計(jì)算方案

3.2電阻式的模擬存內(nèi)計(jì)算方案

第二類為電阻式的模擬存內(nèi)計(jì)算方案。模擬存內(nèi)計(jì)算一直是近年來的熱門，以NOR flash、ReRAM、SRAM等為代表的模擬存內(nèi)計(jì)算方案層出不窮。MRAM由于其出色的一致性、微縮能力、非易失、高密度、工藝成熟度等特性本應(yīng)十分適合模擬存內(nèi)計(jì)算方案。然而，現(xiàn)有第一、二代MRAM阻值（<10KΩ）及高低阻值比率較低（＜300%），只能存儲(chǔ)單比特?cái)?shù)據(jù)，在存內(nèi)計(jì)算底層電路性能上帶來諸多不利影響。如何突破MRAM器件物理特性限制，研究高性能的MRAM存內(nèi)計(jì)算電路結(jié)構(gòu)有著重要意義。IMEC采用高阻值的自旋軌道矩（SOT）器件（MΩ級(jí)別），解決器件電阻問題，且其高一致性在一定程度上降低了高低阻值比率較小的影響（圖4）。三星電子則采用另一條路徑，采用電阻加和的形式，提升整體的計(jì)算阻值，解決電阻問題，但該方案同樣面臨面積效率低、計(jì)算精度、速度等問題（圖5）。

圖4 IMEC高阻值SOTMRAM存內(nèi)計(jì)算

圖5 三星電子電阻加和式存內(nèi)計(jì)算方案

3.3 概率計(jì)算及隨機(jī)計(jì)算

第三類為概率計(jì)算及隨機(jī)計(jì)算等方向，其通常利用MRAM本身隨機(jī)翻轉(zhuǎn)的本征物理特性進(jìn)行特定問題的計(jì)算或概率流的計(jì)算。第三類主要由高校在進(jìn)行研究，應(yīng)用前景較為受限，此處不再詳細(xì)展開。

雖然MRAM在模擬存內(nèi)計(jì)算方面受到上述挑戰(zhàn)，但目前已有一些有效的解決方案。憑借MRAM密度、非易失等其他優(yōu)異特性，其在模擬存內(nèi)計(jì)算及數(shù)字存內(nèi)計(jì)算方向仍然受到較高的關(guān)注。

4 國(guó)內(nèi)存內(nèi)計(jì)算產(chǎn)業(yè)的發(fā)展

我國(guó)的存內(nèi)計(jì)算產(chǎn)業(yè)也開始迅猛發(fā)展，知存科技、九天睿芯、智芯科、后摩智能、蘋芯科技等國(guó)內(nèi)專注存內(nèi)計(jì)算賽道的新興公司紛紛獲得融資，加速在該領(lǐng)域的早期市場(chǎng)布局及商業(yè)落地。

以知存科技推出的量產(chǎn)SoC芯片WTM2101,WTM2101基于40 nm工藝進(jìn)行流片，單個(gè)NOR Flash 器件能夠存儲(chǔ)8 bit權(quán)重，因此可以進(jìn)行8 bit精度的矩陣乘加運(yùn)算。WTM2101具有4大優(yōu)勢(shì)特點(diǎn)：

(1)基于存內(nèi)計(jì)算架構(gòu)，可高效地實(shí)現(xiàn)神經(jīng)網(wǎng)絡(luò)語音激活檢測(cè)和上百條語音命令詞識(shí)別。

(2)以超低功耗實(shí)現(xiàn)神經(jīng)網(wǎng)絡(luò)環(huán)境降噪算法、健康監(jiān)測(cè)與分析算法。

(3)典型應(yīng)用場(chǎng)景下，工作功耗均在微瓦級(jí)別。

(4)采用極小封裝尺寸。

基于以上優(yōu)勢(shì)特點(diǎn)， WTM2101可應(yīng)用于智能可穿戴設(shè)備、智能家居、安防監(jiān)控、玩具機(jī)器人等；適應(yīng)多種應(yīng)用，如語音識(shí)別、語音降噪/增強(qiáng)、輕量級(jí)視覺識(shí)別、健康監(jiān)測(cè)和聲紋識(shí)別等。

參考文獻(xiàn)

[01]https://tech.sina.com.cn/n/k/2022-01-13/doc-ikyamrmz4934582.shtml

[02]https://www.laoyaoba.com/n/891415

[03]https://36kr.com/p/1665309247756289

[04]https://blog.csdn.net/younger_china/article/details/136058833

[05]郭昕婕等，存內(nèi)計(jì)算芯片研究進(jìn)展及應(yīng)用

審核編輯 黃宇