電路設計中關于瞬態(tài)過壓保護最常出現(xiàn)的三個疑問解答

必須要保護器件來應對ESD嗎？

“是否真的需要電路保護器件來保護電路免受靜電放電（ESD）的影響？”這是一個許多硬件工程師都會遇到的問題。目前電路中通常有I/O接口，這些接口由集成IC驅(qū)動。這些IC雖然功能強大，但對瞬態(tài)過應力（例如靜電放電）的耐受能力卻顯著下降。因此，保護這些連接到產(chǎn)品I/O接口的IC免受瞬態(tài)過應力就很重要。所以針對瞬態(tài)過壓保護的設計必不可少。

Part 02

芯片手冊中的ESD防護能力2kV夠嗎？

從專業(yè)角度來看，這個ESD額定值并不足夠，為了確保芯片在制造過程中不會被ESD損壞，芯片廠家通常會在芯片的I/O單元設計ESD保護結(jié)構。這種“芯片內(nèi)”的保護主要應對的是在生產(chǎn)/制造過程中人或機器產(chǎn)生的靜電危害。

目前有幾種不同的ESD標準，每一種標準都描述了適用于特定ESD環(huán)境的防護級別。對于器件級的ESD，一般采用的是JESD22-A114E標準。這是JEDEC中定義的人體模型（HBM）標準，芯片廠家在開發(fā)其芯片時是依據(jù)這一標準來設計的。這個標準目的就是確保在制造過程中讓IC得到所需的最低限度的芯片內(nèi)的保護。

相比之下，在系統(tǒng)級的電路設計就不再考慮JESD22-A114E，而是考慮完全不同的標準，即IEC61000-4-2。IEC61000-4-2描述并模擬了在系統(tǒng)環(huán)境中遇到的ESD威脅，為了模擬更接近“真實世界”的系統(tǒng)的ESD威脅，IEC標準是一個更嚴格的ESD測試。IEC規(guī)定了針對不同威脅級別的4種接觸測試電壓：±2kV、±4kV、±6kV、±8kV，峰值放電電流可高達30A。 JEDEC和IEC標準要求的峰值脈沖電流水平是不同的，如下表所示：

總結(jié)來說，盡管IC在芯片級提供了2kV ESD保護，但在實際應用中，這可遠遠不夠，為了確保系統(tǒng)的穩(wěn)定性和可靠性，需要采用符合IEC61000-4-2標準的系統(tǒng)級ESD保護措施。

Part 03

TVS器件的PCB布局怎么做效果最好？

在設計電路板布局時，如何優(yōu)化TVS器件的放置是一個關鍵問題，尤其是對于瞬態(tài)過壓的保護效果來說。當處理ESD（靜電放電）時，抑制初始瞬態(tài)尖峰的電壓大小也會依賴于PCB布局的好壞。即使是非常好的保護電路，如果遇上比較差的PCB布局，那效果也是1-1=0。

1.盡可能將TVS元件放置在接口連接器附近：這樣做有助于在ESD事件發(fā)生時，在PCB的入口處抑制ESD，從而減少由ESD引起的輻射發(fā)射可能產(chǎn)生的其他影響。

2.通過縮短從TVS器件到被保護I/O線的走線長度來最小化寄生電感，舉個例子，如果ESD的上升時間為1ns的話，那么30A脈沖在1nH的串聯(lián)等效電感走線上可以使TVS器件的鉗位電壓提高30V，從而使TVS的鉗位電壓大大增加，無法實現(xiàn)保護IC的目的。 3.盡可能將TVS器件的接地連接直接連接到地平面：如果需要使用過孔，那就盡可能多使用過孔連接到地平面。這樣可以降低寄生電感，提高保護效果。

3.在高速數(shù)字信號上，TVS器件的等效電容成為一個重要考慮因素，因為電容存在充放電，會增大信號的上升時間，所以為了保持信號完整性，在不犧牲鉗位性能的情況下，盡可能等效電容最小的器件。