三星電子：加快2nm和3D半導(dǎo)體技術(shù)發(fā)展，共享技術(shù)信息與未來展望

三星電子近日公開了第一季度財務(wù)報告，其中詳細(xì)介紹了旗下半導(dǎo)體相關(guān)業(yè)務(wù)的技術(shù)進(jìn)展及未來規(guī)劃。據(jù)悉，盡管整體晶圓代工業(yè)務(wù)回暖速度較慢，但晶圓廠的運營效率已然有所提升。

在技術(shù)研發(fā)領(lǐng)域，三星電子的3nm與2nm工藝取得顯著進(jìn)步，預(yù)計本季度內(nèi)完成2nm設(shè)計基礎(chǔ)設(shè)施的開發(fā)；此外，4nm工藝的良率亦逐漸穩(wěn)定。

為適應(yīng)3D集成電路的需求，三星正在籌備4nm技術(shù)，同時計劃開發(fā)適用于14nm、8nm等成熟節(jié)點的基礎(chǔ)設(shè)施。值得注意的是，三星仍然計劃下半年實現(xiàn)第二代3nm技術(shù)的大規(guī)模生產(chǎn)，并提高2nm技術(shù)的成熟度。

在存儲業(yè)務(wù)方面，三星電子宣布已于本月啟動HBM3E 8H（8層堆疊）內(nèi)存的批量生產(chǎn)，并計劃本季度內(nèi)推出單堆棧容量高達(dá)36GB的HBM3E 12H產(chǎn)品。

為了滿足生成式AI市場的需求，三星將持續(xù)擴大HBM的供應(yīng)。在常規(guī)DDR5領(lǐng)域，基于1bnm（12納米級）制程的32Gb DDR5也將在本季度實現(xiàn)量產(chǎn)。

三星計劃通過加快產(chǎn)能爬坡來增強企業(yè)在高密度DDR5模組市場的競爭力。據(jù)了解，三星1bnm 32Gb DDR5內(nèi)存于去年9月首次亮相，原計劃于2023年底量產(chǎn)。

至于NAND閃存領(lǐng)域，三星進(jìn)一步明確第9代V-NAND的QLC版本將于今年三季度實現(xiàn)量產(chǎn)。