0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
电子发烧友
开通电子发烧友VIP会员 尊享10大特权
海量资料免费下载
精品直播免费看
优质内容免费畅学
课程9折专享价
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

易靈思RAM使用--Update5

XL FPGA技術(shù)交流 ? 來源:易靈思FPGA技術(shù)交流 ? 作者:易靈思FPGA技術(shù)交流 ? 2024-04-24 08:43 ? 次閱讀

易靈思RAM在使用時可以會遇到一些問題,這里把常用的問題總結(jié)下。

1、ram初始化文件路徑是工程路徑

在對ram進(jìn)行初始化時需要指定文件路徑,這里要注意'/'的方向。

(1)如果文件放在工程目錄下,寫法如下:

.RAM_INIT_FILE("./ram_init_file.inithex" )

或者.RAM_INIT_FILE("ram_init_file.inithex" )

(2)如在工程目錄下新建一個src文件。寫法如下:

.RAM_INIT_FILE("./src/ram_int_file.mem")

9b5ac6be-01d3-11ef-b759-92fbcf53809c.png

2.初始化文件格式

初始化文件支持.inithex和.mem.都是按順序以16進(jìn)制輸入數(shù)據(jù)即可。

9b705182-01d3-11ef-b759-92fbcf53809c.png

9b889a08-01d3-11ef-b759-92fbcf53809c.png

3、在RAM評估器中評估RAM資源

易靈思提供了RAM資源評估器,可以快速幫忙評估RAM資源的使用情況。以下為操作步驟:

(1)把路徑轉(zhuǎn)換Efinity路徑下的bin文件夾下。

(2)通過以下命令評估

9ba11ff6-01d3-11ef-b759-92fbcf53809c.png

efx_map_ramest --family Trion --mode area --size 10240x16

但是如果直接運行該命令會提示錯誤。

9bd19816-01d3-11ef-b759-92fbcf53809c.png

因為efinity的路徑?jīng)]有寫入系統(tǒng)路徑,用windows 命令行的時候,需要先運行bin文件夾下的setup.bat來設(shè)置環(huán)境,然后運行命令,注意不同模式下資源使用量不同。

9bed9638-01d3-11ef-b759-92fbcf53809c.png

4、大塊ram的使用

如果RAM資源使用比較多時,可能會報出以下錯誤。

9c03b6ac-01d3-11ef-b759-92fbcf53809c.png

解決方案

在工程目錄下放置以下文件 文件名:efx_map_settings.ini

并在文件中輸入下面語句:max-bit-blast-mem-size = 524300

在2023.1及以后的版本已經(jīng)不需要上面的ini文件解決方案。

4)RAM使用報錯

(1)ERROR: RCLK port of EFX_RAM_5K instance u_ddr_rx_buffer/u_wr_fifo/FifoBuff__D$12 is constant

ERROR: EFX_RAM_5K instance u_ddr_rx_buffer/u_wr_fifo/FifoBuff__D$12 WCLK port is disabled, but WCLKE is not

ERROR: EFX_RAM_5K instance u_ddr_rx_buffer/u_wr_fifo/FifoBuff__D$12 WCLK port is disabled, but WE is not

ERROR: WDATA[0] port of EFX_RAM_5K instance u_ddr_rx_buffer/u_wr_fifo/FifoBuff__D$12 is not disabled in a disabled mode

ERROR: RCLK port of EFX_RAM_5K instance u_ddr_rx_buffer/u_wr_fifo/FifoBuff__D$2 is constant

ERROR: EFX_RAM_5K instance u_ddr_rx_buffer/u_wr_fifo/FifoBuff__D$2 WCLK port is disabled, but WE is not

ERROR: WDATA[0] port of EFX_RAM_5K instance u_ddr_rx_buffer/u_wr_fifo/FifoBuff__D$2 is not disabled in a disabled mode

錯誤原因:FIFO時鐘給的是無效的。

[EFX-0473 ERROR] EFX_DPRAM_5K 'genblkl.dpramsk' illegal instantiation for OPx device. (F:lcvzltestproiectMX efinity proilipltdp ram 16x1024 dlltdp ram 16x1024 d1.y'824)

9c25ae6a-01d3-11ef-b759-92fbcf53809c.png

9c3e394e-01d3-11ef-b759-92fbcf53809c.png

錯誤原因:注意器件的family要對應(yīng)下來。

5、如果要把小于256bit的ram綜合成register,可以在工程目錄下新建一個efx_map_settings.ini文件。并在文件中輸入以下兩句:

use-logic-for-small-mem=256use-logic-for-small-rom=256

在2023.1及以后的軟件提供了相關(guān)的選項。

9c5b0966-01d3-11ef-b759-92fbcf53809c.png

9c7331d0-01d3-11ef-b759-92fbcf53809c.png

6、RAM綜合的其它操作請參考efinity-synthesis.pdf

這里包括對使能,復(fù)位等的寫法的注意事項。

審核編輯 黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • RAM
    RAM
    +關(guān)注

    關(guān)注

    8

    文章

    1391

    瀏覽量

    116938
  • 易靈思
    +關(guān)注

    關(guān)注

    5

    文章

    55

    瀏覽量

    5168
收藏 0人收藏

    評論

    相關(guān)推薦
    熱點推薦

    邀您相約2025上海國際汽車工業(yè)展覽會

    第二十一屆上海國際汽車工業(yè)展覽會將于2025年4月23日至5月2日在國家會展中心上海舉行。作為專注于FPGA芯片領(lǐng)域的創(chuàng)新型企業(yè),將攜基于16nm鈦金系列FPGA開發(fā)的汽車相關(guān)解
    的頭像 發(fā)表于 04-16 09:18 ?341次閱讀
    <b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b>邀您相約2025上海國際汽車工業(yè)展覽會

    2025 FPGA技術(shù)研討會北京站圓滿結(jié)束

    2025FPGA技術(shù)研討會北京站于4月10日在北京麗亭華苑酒店圓滿結(jié)束!本次研討會吸引了來自全國各地的行業(yè)專家、工程師及企業(yè)代表踴躍參與,現(xiàn)場座無虛席,氣氛熱烈。
    的頭像 發(fā)表于 04-16 09:14 ?500次閱讀

    華為坤SOHO發(fā)布10+爆款新品

    以“因聚而生 眾智有為”為主題的華為中國合作伙伴大會2025在深圳舉行。在會議上,華為坤SOHO發(fā)布10余款A(yù)P與交換機爆款產(chǎn)品,并引入全旅程智能運維管理體驗。此次發(fā)布秉承坤“6”理念,持續(xù)為中小企業(yè)提供靈活可靠、成本效益
    的頭像 發(fā)表于 03-21 17:34 ?623次閱讀

    MXD1210非RAM控制器技術(shù)手冊

    MXD1210非失性RAM控制器是一款超低功耗CMOS電路,可將標(biāo)準(zhǔn)(失性)CMOS RAM轉(zhuǎn)換為非易失性存儲器。它還會持續(xù)監(jiān)控電源,以在RAM
    的頭像 發(fā)表于 02-28 10:48 ?360次閱讀
    MXD1210非<b class='flag-5'>易</b>失<b class='flag-5'>RAM</b>控制器技術(shù)手冊

    國產(chǎn)EDA億?接入DeepSeek

    國產(chǎn)EDA軟件億(eLinx)軟件接入DeepSeek,為EDA行業(yè)注入變革性力量,開啟FPGA應(yīng)用開發(fā)的嶄新篇章。通過集成DeepSeek插件,eLinx軟件構(gòu)建起連接FPGA開發(fā)的高效橋梁
    的頭像 發(fā)表于 02-21 17:26 ?925次閱讀
    國產(chǎn)EDA億<b class='flag-5'>靈</b><b class='flag-5'>思</b>?接入DeepSeek

    采用Ti60F100的Ti60F100I3評估板詳解

    簡介? ?? TI60F100-DK是一款采用Ti60F100開發(fā)的評估板。 采用底板和核心板分離的方式來實現(xiàn)。單獨的核心板主要是考慮有客戶可能需要自己定制底板。 特性說明: (1)單
    的頭像 發(fā)表于 01-22 11:39 ?1406次閱讀
    采用<b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b>Ti60F100的Ti60F100I3評估板詳解

    低溫失效的原因,有沒有別的方法或者一些見解?

    低溫失效的原因,有沒有別的方法或者一些見解。就是芯片工作溫度在100°--40°區(qū)間,然后呢我們到了0°以下就不工作了,然后在低溫的情況下監(jiān)測了電流和電壓都正常,頻率也都正常,頻率不是FPGA的頻率是晶振的頻率,焊接的話七臺都不行都是這個,0°一下就不工作了,是怎么
    發(fā)表于 12-30 16:28

    FPGA產(chǎn)品的主要特點

    近年來,全球半導(dǎo)體供應(yīng)鏈屢受挑戰(zhàn),芯片短缺問題一度對行業(yè)產(chǎn)生深遠(yuǎn)影響。通過優(yōu)化供應(yīng)鏈管理、強化產(chǎn)能規(guī)劃,確??蛻舻腇PGA需求得到及時滿足。面向工業(yè)控制、機器視覺、醫(yī)療影像、消費電子、汽車智駕等一眾終端領(lǐng)域,
    的頭像 發(fā)表于 12-04 14:20 ?1403次閱讀
    <b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b>FPGA產(chǎn)品的主要特點

    什么是RAM內(nèi)存 RAM內(nèi)存對電腦性能的影響

    什么是RAM內(nèi)存? RAM(Random Access Memory,隨機存取存儲器)是電腦中的一種失性存儲器,它用于存儲電腦運行時的數(shù)據(jù)和程序。與硬盤等非易失性存儲器不同,RAM
    的頭像 發(fā)表于 11-11 09:38 ?5681次閱讀

    下載器驅(qū)動安裝-v2

    該下載器把SPI與JTAG管腳進(jìn)行了分開處理。鑒于JTAG使用較多,SPI使用較少,所以把JTAG放在插座上側(cè)。
    的頭像 發(fā)表于 10-16 18:29 ?1993次閱讀
    <b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b>下載器驅(qū)動安裝-v2

    ram存儲的數(shù)據(jù)在斷電后會丟失嗎

    RAM(Random Access Memory,隨機存取存儲器)是一種計算機存儲設(shè)備,用于存儲計算機運行時所需的數(shù)據(jù)和指令。與硬盤、固態(tài)硬盤等永久性存儲設(shè)備不同,RAM是一種失性存儲器,即在斷電
    的頭像 發(fā)表于 08-06 09:19 ?3849次閱讀

    外部存儲器是ROM還是RAM

    RAM(隨機存取存儲器)和ROM(只讀存儲器)有所不同,下面我們將介紹這三者的區(qū)別和特點。 1. RAM(隨機存取存儲器) RAM是計算機的主要工作內(nèi)存,用于存儲計算機運行時的程序和數(shù)據(jù)。它是一種
    的頭像 發(fā)表于 08-06 09:13 ?2941次閱讀

    Trion FPGA PS配置模式--update(6)

    準(zhǔn)備工作 PS模式首先要把Bitstream Generation中的 (1)JTAG模式選擇為Passive (2)根據(jù)PS的位寬選擇相應(yīng)的Programming Mode. (3)生成相應(yīng)的下載文件。注意修改Bitstream生成模式時,不需要進(jìn)行工程的全編譯,只需運行最后一步數(shù)據(jù)流生成即可。 PS配置啟動過程 這里以X1模式為例,PS的配置過程如下: (1)在啟動配置之前要先把CRESET_N拉低tCRESET_N,然后拉高; (2)在CRESET_N拉高之后,要等待tDMIN,才可以發(fā)送同步碼,這期間可以翻轉(zhuǎn)CCK;下面就是同步碼。 (3)發(fā)送
    的頭像 發(fā)表于 07-23 08:48 ?966次閱讀
    <b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b>Trion FPGA PS配置模式--<b class='flag-5'>update</b>(6)

    SOC onchip RAM初始化

    最新有客戶在詢問soc的片上RAM啟動方案。于是有了本篇文章。如果soc不? ? ? ? 使用外部存儲而是使用片上RAM的話,文檔上似乎沒有給出詳細(xì)的說明,那這里我們就來介紹一下。 首先片上RAM
    的頭像 發(fā)表于 07-21 16:54 ?1146次閱讀
    <b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b>SOC onchip <b class='flag-5'>RAM</b>初始化

    的時鐘網(wǎng)絡(luò)問題

    在T20中有16個全局時鐘網(wǎng)絡(luò)GCLK。在芯片的左右兩側(cè)各8個。全局時鐘管腳或者PLL的輸出時鐘通過左右兩個CLKMUX上全局網(wǎng)絡(luò)。左側(cè)的PLL(包括PLL_TL0和PLL_TL1)上左側(cè)的CLKMUX_L;右側(cè)的PLL(包括PLL_TR0,PLL_TR1和PLLBR0)上右側(cè)的CLKMUX_R。 當(dāng)兩側(cè)要上全局時鐘網(wǎng)絡(luò)的時鐘超過8個時就會報錯。
    的頭像 發(fā)表于 06-20 16:22 ?2062次閱讀
    <b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b>的時鐘網(wǎng)絡(luò)問題

    電子發(fā)燒友

    中國電子工程師最喜歡的網(wǎng)站

    • 2931785位工程師會員交流學(xué)習(xí)
    • 獲取您個性化的科技前沿技術(shù)信息
    • 參加活動獲取豐厚的禮品