0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

一文詳解開漏輸出和開集輸出的原理、特點和應(yīng)用

硬件攻城獅 ? 來源:飛多學堂 ? 2024-05-01 14:39 ? 次閱讀

開漏(open-drain)或開集電極(open-collector)輸出引腳由單個晶體管驅(qū)動,將引腳拉到只有一個電壓(通常是接地)。當輸出設(shè)備關(guān)閉時,引腳被懸空(開啟,或高阻態(tài))。

06f30e3a-fed3-11ee-a297-92fbcf53809c.png

一個常見的例子是n溝道晶體管,當晶體管導通時,將信號拉向地,或者當晶體管關(guān)斷時,將信號保持開路。

開漏指的是在場效應(yīng)晶體管技術(shù)中實現(xiàn)的這種電路,因為晶體管的漏極端口連接到輸出端;開集指的是雙極晶體管的集電極連接到輸出。

當晶體管關(guān)斷時,信號可以被另一個設(shè)備驅(qū)動,或者可以通過電阻上拉或下拉。電阻可防止未定義的漂浮狀態(tài)(高阻態(tài))。

什么是開集輸出

Open collector(開集)是一種電路輸出結(jié)構(gòu),它允許多個輸出設(shè)備共享一個電路線。在Open collector電路中,輸出器件可以將輸出線拉低(接地),但不能將其拉高。因此,當輸出器件拉低時,輸出線將被拉低,而當輸出器件不拉低時,輸出線將由上拉電阻上拉到高電平。這種結(jié)構(gòu)通常用于數(shù)字電路和總線系統(tǒng)中。

07098caa-fed3-11ee-a297-92fbcf53809c.png

集電極開路輸出通過內(nèi)部雙極結(jié)型晶體管 (BJT) 的基極處理 IC 的輸出,該晶體管的集電極暴露為外部輸出引腳。

對于 NPN 開路集電極輸出,NPN 晶體管的發(fā)射極在內(nèi)部接地, 因此 NPN 開路集電極在內(nèi)部形成短路(技術(shù)上低阻抗或“低 Z”)連接到晶體管導通時的低電壓(可能接地),或晶體管關(guān)閉時的開路(技術(shù)上高阻抗或“hi-Z”)。輸出通常連接到外部上拉電阻,當晶體管關(guān)閉時,該電阻將輸出電壓拉至電阻的電源電壓。

對于NPN開漏輸出,NPN晶體管的發(fā)射極內(nèi)部連接到地,因此當晶體管開啟時,NPN開漏內(nèi)部形成短路(技術(shù)上是低阻抗或“低-Z”)連接到低電壓(可能是地線),或者當晶體管關(guān)閉時形成開路(技術(shù)上是高阻抗或“高-Z”)。輸出通常連接到外部上拉電阻,當晶體管關(guān)閉時,上拉電阻將輸出電壓拉到電阻的供電電壓。

0717f4c0-fed3-11ee-a297-92fbcf53809c.png

對于 PNP 集電極開路輸出,PNP 晶體管的發(fā)射極在內(nèi)部連接到正電壓軌,因此集電極在晶體管導通時輸出高電壓,在晶體管截止時輸出高阻態(tài)。這有時稱為“集電極開路,驅(qū)動高”。

071f054e-fed3-11ee-a297-92fbcf53809c.png

什么是開漏輸出

開漏輸出(Open drain)是一種電路設(shè)計中常見的輸出模式,它允許多個設(shè)備共享同一輸出線。在這種模式下,輸出端口可以被拉低以接地,但不能被拉高。這種設(shè)計可以用于連接到其他設(shè)備的輸入端口,以便它們可以通過外部上拉電阻來拉高輸出端口。

07360582-fed3-11ee-a297-92fbcf53809c.png

上圖中的 Drain 是漏極,Source 是源極。

開漏輸出使用 MOS 晶體管 (MOSFET) 代替 BJT,并將 MOSFET 的漏極暴露為輸出。

0743238e-fed3-11ee-a297-92fbcf53809c.gif

如果沒有外部上拉電阻,當高電壓施加到 MOSFET 柵極時,nMOS 開漏輸出接地,OK 沒問題。但是,當?shù)碗妷菏┘拥綎艠O時呈現(xiàn)高阻抗。由于 MOSFET 不導通,該高阻抗狀態(tài)下的電壓將是浮動的(未定義),這就是為什么 nMOS 開漏輸出需要一個連接到正電壓軌的上拉電阻器以產(chǎn)生高輸出電壓。

07471084-fed3-11ee-a297-92fbcf53809c.png

使用 nMOS 開漏輸出的 MOS 管可能會提供“弱”(高電阻,通常約為 100 kΩ)內(nèi)部上拉電阻,以將相關(guān)引腳連接到器件的正電源,因此它們的輸出電壓不會漂浮。這種弱上拉電阻由于其較低的 074e407a-fed3-11ee-a297-92fbcf53809c.svg 而降低了功耗,并且可能避免對外部上拉的需要。外部上拉可能會“更強”(較低的電阻,也許 3 kΩ),以減少信號上升時間(如 I2C)或最大限度地減少噪聲(如系統(tǒng) RESET 輸入)。

現(xiàn)代微控制器可能允許對特定輸出引腳進行編程,以使用開漏輸出而不是推挽輸出、內(nèi)部上拉的強度,并允許在不需要時禁用內(nèi)部上拉。

對于 pMOS 開漏極,當晶體管導通時,輸出連接到正電源軌,而當晶體管關(guān)斷時,輸出為高阻抗。這有時稱為“開漏,驅(qū)動高”。

應(yīng)用

開漏輸出和開集輸出是兩種常用的電路輸出模式,它們的區(qū)別在于使用的器件不同,開漏輸出使用MOS管,開集輸出使用三極管。這兩種輸出模式的共同特點是高電平時輸出高阻,需要借助外部上拉電阻才能輸出高電平。這樣可以實現(xiàn)以下幾個方面的應(yīng)用:

電平轉(zhuǎn)換:由于輸出電平由上拉電阻連接的電源電平?jīng)Q定,所以可以很方便地實現(xiàn)不同電平之間的轉(zhuǎn)換,例如從3.3V轉(zhuǎn)換到5V,或者從5V轉(zhuǎn)換到12V等。

線與功能:由于多個開漏輸出或開集輸出可以直接連接在一起,形成一個總線,所以可以實現(xiàn)線與功能,即只有當所有信號全部為高電平時,總線為高電平;只要有任意一個或者多個信號為低電平,則總線為低電平。這樣可以實現(xiàn)信號的邏輯運算和同步控制,例如在I2C總線中,就使用了開漏輸出來實現(xiàn)線與功能。

電流放大:由于開漏輸出或開集輸出的輸出電流由上拉電阻的大小決定,所以可以通過調(diào)節(jié)上拉電阻的阻值來實現(xiàn)電流的放大,例如在LED驅(qū)動中,就可以使用開漏輸出或開集輸出來提供較大的電流。

當然,開漏輸出和開集輸出也有一些缺點,例如:

輸出速度慢:由于輸出高電平時需要通過上拉電阻充電,而上拉電阻的阻值不能太小,否則會造成過大的功耗,所以輸出高電平的速度會受到限制,不能達到很高的頻率。

功耗大:由于輸出低電平時需要通過上拉電阻放電,而上拉電阻的阻值不能太大,否則會影響輸出電平的穩(wěn)定性,所以輸出低電平時會有較大的功耗,不能實現(xiàn)低功耗的設(shè)計。



審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 上拉電阻
    +關(guān)注

    關(guān)注

    5

    文章

    365

    瀏覽量

    30974
  • MOS管
    +關(guān)注

    關(guān)注

    108

    文章

    2499

    瀏覽量

    69366
  • 晶體管
    +關(guān)注

    關(guān)注

    77

    文章

    9907

    瀏覽量

    140136
  • 電源電壓
    +關(guān)注

    關(guān)注

    3

    文章

    1048

    瀏覽量

    24496
  • 開漏輸出
    +關(guān)注

    關(guān)注

    0

    文章

    57

    瀏覽量

    7437

原文標題:開漏輸出和開集輸出的原理、特點和應(yīng)用

文章出處:【微信號:mcu168,微信公眾號:硬件攻城獅】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 2人收藏
  • Missed流年丶1

評論

相關(guān)推薦

與推挽輸出原理詳解

為了讓同學們更加清楚的了解開、與推挽輸出,今天我們就詳解這兩者之間的區(qū)別與應(yīng)用場景。
發(fā)表于 06-21 13:53 ?1w次閱讀
<b class='flag-5'>開</b><b class='flag-5'>集</b>、<b class='flag-5'>開</b><b class='flag-5'>漏</b>與推挽<b class='flag-5'>輸出</b>原理<b class='flag-5'>詳解</b>

N溝道輸出和CMOS輸出是什么?

N溝輸出、CMOS輸出是表示輸出端子的輸出構(gòu)成的種類。
的頭像 發(fā)表于 09-04 16:09 ?6880次閱讀
N溝道<b class='flag-5'>開</b><b class='flag-5'>漏</b><b class='flag-5'>輸出</b>和CMOS<b class='flag-5'>輸出</b>是什么?

推挽輸出輸出

對其進行了下總結(jié)?! ∷^漏電路概念中提到的“”就是指MOSFET的極。同理,電路中的“
發(fā)表于 11-18 22:05

單片機I/O輸出的相關(guān)資料分享

單片機I/O輸出詳解開輸出:輸出端相當于三極管
發(fā)表于 11-24 08:11

輸出_什么是輸出

什么是輸出,輸出:OC門的輸出就是
發(fā)表于 03-31 15:31 ?7499次閱讀

輸出與推挽輸出比較

stm32 gpio 輸出與推挽輸出的區(qū)別。
發(fā)表于 05-19 15:32 ?16次下載

GPIO推挽輸出輸出模式區(qū)別詳解

以STM32參考手冊中的GPIO輸出配置圖為例:看到輸出驅(qū)動器虛線框中的內(nèi)容,輸出驅(qū)動器中的P-MOS和N-MOS兩個MOS管就是實現(xiàn)推挽輸出
發(fā)表于 01-13 16:24 ?19次下載
GPIO推挽<b class='flag-5'>輸出</b>和<b class='flag-5'>開</b><b class='flag-5'>漏</b><b class='flag-5'>輸出</b>模式區(qū)別<b class='flag-5'>詳解</b>

看懂推挽、、OC、OD的特點與應(yīng)用

與推挽輸出相對的是輸出,而輸出分為OC、OD
的頭像 發(fā)表于 03-11 10:57 ?9119次閱讀

輸出和推挽輸出

在STM32或者GD32中,普通的輸出GPIO輸出方式主要是輸出和推挽輸出,下面我們開始講解
的頭像 發(fā)表于 11-24 10:23 ?1.4w次閱讀
<b class='flag-5'>開</b><b class='flag-5'>漏</b><b class='flag-5'>輸出</b>和推挽<b class='flag-5'>輸出</b>

推挽輸出輸出、三態(tài)輸出原理詳解

2020年在學校調(diào)單片機的時候,我第次接觸數(shù)字控制器的輸入輸出信號。當查閱其輸入、輸出描述時,推挽輸出、
的頭像 發(fā)表于 07-02 15:56 ?5888次閱讀
推挽<b class='flag-5'>輸出</b>、<b class='flag-5'>開</b><b class='flag-5'>漏</b><b class='flag-5'>輸出</b>、三態(tài)<b class='flag-5'>輸出</b>原理<b class='flag-5'>詳解</b>

推挽輸出輸出講解

推挽輸出輸出講解
的頭像 發(fā)表于 07-28 14:01 ?2407次閱讀
推挽<b class='flag-5'>輸出</b>與<b class='flag-5'>開</b><b class='flag-5'>漏</b><b class='flag-5'>輸出</b>講解

什么是推挽輸出 輸出和推挽輸出的區(qū)別

什么是推挽輸出 輸出和推挽輸出的區(qū)別? 推挽輸出、
的頭像 發(fā)表于 08-31 10:21 ?2.4w次閱讀

什么是浮動輸入和輸出

些微控制器輸出可以設(shè)置為(或者只能設(shè)置為)。
的頭像 發(fā)表于 11-27 15:45 ?1768次閱讀
什么是浮動輸入和<b class='flag-5'>開</b><b class='flag-5'>漏</b><b class='flag-5'>輸出</b>

輸出為什么加上拉電阻

輸出(Open-Drain Output)是種常見的電子電路輸出方式,廣泛應(yīng)用于數(shù)字電路、模擬電路和混合信號電路中。
的頭像 發(fā)表于 07-14 10:46 ?3033次閱讀

輸出默認是高還是低

輸出(Open-Drain Output)是種電子電路的輸出方式,通常用于數(shù)字信號的傳輸。在這種
的頭像 發(fā)表于 07-14 10:48 ?2474次閱讀

電子發(fā)燒友

中國電子工程師最喜歡的網(wǎng)站

  • 2931785位工程師會員交流學習
  • 獲取您個性化的科技前沿技術(shù)信息
  • 參加活動獲取豐厚的禮品