0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

基于FIR濾波器的帶限白噪聲的設計方案實現(xiàn)

FPGA技術江湖 ? 來源:FPGA技術江湖 ? 2024-04-09 09:08 ? 次閱讀

一、高斯白噪聲

高斯噪聲:是一種隨機噪聲,其時域內的信號幅度的統(tǒng)計規(guī)律服從高斯分布。

白噪聲:信號的功率譜在整個頻域內為常數(shù)的噪聲。

帶限白噪聲:帶寬限制在一定范圍內的高斯白噪聲。

二、產生方法

傳統(tǒng)的高斯白噪聲的產生是將多個m序列通過D/A轉換器,然后通過濾波器得到,比較繁瑣。本項目將通過線性反饋移位寄存器和FIR濾波器完成。

首先通過matlab中wgn函數(shù)生成高斯白噪聲,并將生成的噪聲數(shù)據(jù)存入到rom中,然后通過LFSR產生m序列偽隨機碼作為rom地址對噪聲數(shù)據(jù)進行讀取增加其隨機性,最后將輸出的隨機噪聲通過FIR濾波器得到帶限白噪聲。

三、線性反饋移位寄存器(LFSR)

偽隨機碼的性能指標直接影響產生白噪聲的隨機性。本設計采用xilinx提供的LFSR IP核來實現(xiàn)。

0082e424-f60b-11ee-a297-92fbcf53809c.png

00924a36-f60b-11ee-a297-92fbcf53809c.png

LFSR可以通過如圖方式進行配置,可選擇輸出的數(shù)據(jù)類型、位寬、小數(shù)位等。

本設計選擇數(shù)據(jù)類型為UFIX_32_4,然后再通過convert對其進行截位,得到UFIX_10_0的數(shù)據(jù)輸出作為ROM地址,再一次提高了隨機性。

0099d436-f60b-11ee-a297-92fbcf53809c.png

四、FIR濾波器系數(shù)重載

該部分濾波器的設計選擇Use Reloadable Coefficients模式,接收系統(tǒng)發(fā)送的濾波器系數(shù),產生可變帶寬的帶限噪聲信號。

00a6b2f0-f60b-11ee-a297-92fbcf53809c.png

使用可重新加載的濾波器系數(shù)時,需將內部系數(shù)設置成相同長度的0,然后借助FDATools設計并導出濾波器系數(shù)。

本設計中低通FIR濾波器使用等波紋法設計、128階,250M采樣率、通帶頻率10M、截止頻率20M。

00afbe40-f60b-11ee-a297-92fbcf53809c.png

設計完成后可通過下圖操作將系數(shù)生成.m文件,然后就可以作為重載系數(shù)輸入到濾波器中了。

00b9cff2-f60b-11ee-a297-92fbcf53809c.png

00be0b62-f60b-11ee-a297-92fbcf53809c.png

濾波器設置成系數(shù)重載模式時,需控制的接口如下圖;

其中data_tdata_real即為輸入的數(shù)據(jù),reload_tdata_data為輸入的系數(shù)。

00cfec42-f60b-11ee-a297-92fbcf53809c.png

其接口時序圖如下圖所示:

00d6bab8-f60b-11ee-a297-92fbcf53809c.png

按照時序要求配置FIR濾波器:

00e88e50-f60b-11ee-a297-92fbcf53809c.png

然后對輸出數(shù)據(jù)的位寬和類型進行調整得到結果。

00ee2e3c-f60b-11ee-a297-92fbcf53809c.png

最后得到的帶寬為10M的帶限白噪聲:

00f906b8-f60b-11ee-a297-92fbcf53809c.png




審核編輯:劉清

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • matlab
    +關注

    關注

    185

    文章

    2976

    瀏覽量

    230474
  • ROM
    ROM
    +關注

    關注

    4

    文章

    572

    瀏覽量

    85769
  • 移位寄存器
    +關注

    關注

    3

    文章

    258

    瀏覽量

    22274
  • fir濾波器
    +關注

    關注

    1

    文章

    95

    瀏覽量

    19042
  • 高斯白噪聲
    +關注

    關注

    0

    文章

    6

    瀏覽量

    7737

原文標題:往期精選:基于FIR濾波器的帶限白噪聲的設計

文章出處:【微信號:HXSLH1010101010,微信公眾號:FPGA技術江湖】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    使用FPGA構建的數(shù)字濾波器設計方案

    本文簡要介紹了FIR數(shù)字濾波器的結構特點和基本原理,提出基于FPGA和DSP Builder的FIR數(shù)字濾波器的基本設計流程和實現(xiàn)
    發(fā)表于 07-24 15:30 ?8842次閱讀
    使用FPGA構建的數(shù)字<b class='flag-5'>濾波器</b><b class='flag-5'>設計方案</b>

    FIR濾波器FAQ原理簡述

    ,FIR每一個抽頭都需要一個MAC。大多數(shù)DSP微處理實現(xiàn)MAC操作都是單指令周期。5)躍遷(Transition Band) -在通帶和阻帶邊沿之間的頻帶。躍遷
    發(fā)表于 09-24 16:05

    基于FPGA的FIR濾波器設計與實現(xiàn)

    本帖最后由 eehome 于 2013-1-5 09:50 編輯 基于FPGA的FIR濾波器設計與實現(xiàn)   文章研究基于FPGA、采用分布式算法實現(xiàn)
    發(fā)表于 08-11 15:32

    如何設計低通FIR濾波器

    此示例顯示如何設計低通FIR濾波器。這里介紹的許多概念可以擴展到其他響應,如高通,通等。FIR濾波器被廣泛使用,因為它們具有強大的設計算法
    發(fā)表于 08-23 10:00

    基于MATLAB與QUARTUS II的FIR濾波器該怎么設計?

    系統(tǒng)兼具實時性和靈活性,而現(xiàn)有設計方案(如DSP)則難以同時達到這兩方面要求。而使用具有并行處理特性的FPGA實現(xiàn)FIR濾波器,具有很強的實時性和靈活性,因此為數(shù)字信號處理提供一種很好
    發(fā)表于 11-04 08:08

    fir濾波器的設計和實現(xiàn)

    對于fir濾波器,已經(jīng)在前面的文章中記錄了仿制DIY&關于MATLAB中濾波器設計工具的使用心得記錄),其設計和實現(xiàn)都非常簡單。如果在嵌入式系統(tǒng)中可以滿足且有必要實時iir運算,那么
    發(fā)表于 12-22 08:29

    基于DSP的FIR數(shù)字濾波器設計與實現(xiàn)

    分析了FIR數(shù)字濾波器的基本原理,在MATLAB環(huán)境下利用窗函數(shù)設計FIR低通濾波器實現(xiàn)FIR
    發(fā)表于 12-18 15:53 ?101次下載

    FIR并行濾波器設計

    FIR并行濾波器設計 數(shù)字濾波器可以濾除多余的噪聲,擴展信號頻帶,完成信號預調,改變信號的特定頻譜分量,從而得到預期的結果。數(shù)字濾波器在D
    發(fā)表于 01-16 09:47 ?1430次閱讀
    <b class='flag-5'>FIR</b>并行<b class='flag-5'>濾波器</b>設計

    高效FIR濾波器的設計與仿真-基于FPGA

    高效FIR濾波器的設計與仿真-基于FPGA 摘要:該文在介紹有限沖激響應(FIR)數(shù)字濾波器理論及常見實現(xiàn)方法的基礎上,提出了一種基于FP
    發(fā)表于 01-16 09:56 ?1663次閱讀
    高效<b class='flag-5'>FIR</b><b class='flag-5'>濾波器</b>的設計與仿真-基于FPGA

    采用DSPBuilder的FIR濾波器方案實現(xiàn)

    采用DSPBuilder的FIR濾波器方案實現(xiàn) 1.引言     在信息信號處理過程中,如對信號的過濾、檢測、預測等,都要使用
    發(fā)表于 03-04 17:09 ?839次閱讀
    采用DSPBuilder的<b class='flag-5'>FIR</b><b class='flag-5'>濾波器</b>的<b class='flag-5'>方案</b><b class='flag-5'>實現(xiàn)</b>

    基于優(yōu)化神經(jīng)網(wǎng)絡的FIR濾波器設計方案

    引 言 IIR 濾波器 不易做成線性相位,FIR濾波器只要滿足一定條件就可做成線性相位,FIR濾波器有傳統(tǒng)的設計方法,如窗函數(shù)法、頻率采樣法
    發(fā)表于 09-05 14:27 ?2868次閱讀

    基于FPGA的FIR濾波器設計與實現(xiàn)

    基于FPGA的FIR濾波器設計與實現(xiàn),下來看看
    發(fā)表于 05-10 11:49 ?39次下載

    FIR數(shù)字濾波器設計方案

    文中基于分布式算法實現(xiàn)FIR數(shù)字濾波器設計方案。該方案分為3部分,首先是利用Mat-lab軟件產生需要的數(shù)據(jù);使用FDATool工具包生成
    發(fā)表于 12-07 16:22 ?6次下載
    <b class='flag-5'>FIR</b>數(shù)字<b class='flag-5'>濾波器</b><b class='flag-5'>設計方案</b>

    FIR濾波器的FPGA設計與實現(xiàn)

    ,結合MATLAB軟件提供的專用數(shù)字濾波器設計工具包FDATOOL,以及QuartusⅡ軟件提供的FIR實現(xiàn)快速、便捷的設計FIR濾波器
    發(fā)表于 12-21 14:53 ?14次下載
    <b class='flag-5'>FIR</b><b class='flag-5'>濾波器</b>的FPGA設計與<b class='flag-5'>實現(xiàn)</b>

    基于單片機和EP3C25E144C8N芯片實現(xiàn)FIR濾波器設計方案

    本文介紹一種基于SoPC的FIR濾波器設計方案,設計流程如圖l所示。該設計方法程序簡單,調試方便,得到的FIR濾波器精確度高。
    的頭像 發(fā)表于 03-24 09:18 ?3431次閱讀
    基于單片機和EP3C25E144C8N芯片<b class='flag-5'>實現(xiàn)</b><b class='flag-5'>FIR</b><b class='flag-5'>濾波器</b>的<b class='flag-5'>設計方案</b>