Achronix的FPGA有何優(yōu)勢(shì)？為什么能挑戰(zhàn)AMD在高端FPGA的地位？

隨著國(guó)產(chǎn)FPGA的崛起，中低端產(chǎn)品中，很多國(guó)產(chǎn)FPGA都是不錯(cuò)的選擇，性價(jià)比很高。高端FPGA中，往往還是以AMD和Intel為主，但最近這幾年，Achronix公司的FPGA異軍突起，在高端FPGA市場(chǎng)，給AMD和Intel造成了很大的挑戰(zhàn)。在Intel的一份報(bào)告中，已經(jīng)將Achronix當(dāng)作一個(gè)強(qiáng)勁的競(jìng)爭(zhēng)對(duì)手。今天我們就來(lái)看下，Achronix的FPGA有哪方面的優(yōu)勢(shì)？為什么能挑戰(zhàn)AMD和Intel在高端FPGA的地位？

01 高速IP

Achronix的Speedster7t支持PCIe Gen5和112G Serdes，而AMD的高端系列Virtex Ultrascale+也僅僅支持到PCIe Gen4，也只在最高端的FPGA中支持到58Gb的GTM，大多數(shù)Virtex Ultrascale+僅僅支持32.75Gb的GTY。

Speedster7t更是支持400G的網(wǎng)卡，而Virtex Ultrascale+系列最高也只到100G。

02 FPGA上的硬核NOC

在Bus Routing上，Achronix的FPGA更是有絕對(duì)的優(yōu)勢(shì)，他們專門為這種高帶寬的互聯(lián)做了設(shè)計(jì)和優(yōu)化，更是在FPGA上集成了NOC，跟傳統(tǒng)FPGA中的routing有很大的區(qū)別，這也讓我們?cè)趶?fù)雜設(shè)計(jì)中可以減少因?yàn)镃ongestion導(dǎo)致的各種問(wèn)題，減少代碼的開發(fā)和編譯時(shí)間。

這里的NOC和Routing的策略還是非常有意思的，大家有興趣的話，我們可以專門再寫一篇文章來(lái)介紹Achronix FPGA中的NOC。

03 Memory

為了使數(shù)據(jù)傳輸更加高效，Achronix FPGA上的Memory資源也是非常給力，不管是片上Ram還是DDR接口，都比Virtex Ultrascale+有很大優(yōu)勢(shì)。

在Speedster7t上，就有300Mb的片上RAM空間，而從Virtex Ultrascale+，也僅僅是最高端的VU57P能與之抗衡，其他FPGA的RAM空間完全比不了。對(duì)于DDR Controller，更是支持DDR4/5和GDDR6，在目前的Virtex Ultrascale+的FPGA中，都沒(méi)有的。

04 專為AI優(yōu)化的計(jì)算引擎

在AI高速發(fā)展的時(shí)代，Achronix專門為AI計(jì)算做了硬件上的優(yōu)化：

Modified Reconfigurable Logic Block (RLB) reduces LUT usage for multipliers by ~50%

DSP64 replaced with Machine Learning Processor (MLP) targeting int16, int8, int4

Optional custom functions in Speedcore

不僅如此，Achronix的FPGA中還專門引入了浮點(diǎn)計(jì)算單元，解決了傳統(tǒng)FPGA的浮點(diǎn)計(jì)算消耗資源太多，頻率跑不上去的痛點(diǎn)。

05 價(jià)格

這也是非常關(guān)鍵的因素，集成了我們上面所列舉的目前最先進(jìn)的硬核，但價(jià)格卻比Virtex Ultrascale+便宜很多。當(dāng)然，目前Achronix的FPGA中的邏輯資源數(shù)量相對(duì)Virtex Ultrascale+要少一些，I/O數(shù)量也自然少一些。

審核編輯：劉清