如何有效地平衡測試與計(jì)量解決方案的延時(shí)、帶寬和性能

作者：Bill Schweber

投稿人：DigiKey 北美編輯

對于汽車試驗(yàn)臺和硬件在環(huán) (HIL) 子系統(tǒng)等測試和計(jì)量解決方案的設(shè)計(jì)人員來說，他們面臨著日益嚴(yán)峻的挑戰(zhàn)，必須在高性能、低延遲和寬帶寬之間找到最佳平衡。同時(shí)，他們需要靈活性和可重新配置性來支持快速變化的系統(tǒng)要求，并為廣泛的用例提供服務(wù)。

若要按照傳統(tǒng)方法來滿足這些要求，同時(shí)在采樣率增加時(shí)保持精確的交流和直流性能，就需要耗費(fèi)大量的設(shè)計(jì)/調(diào)試時(shí)間和精力。而當(dāng)改變元器件以適應(yīng)試驗(yàn)臺和儀器目標(biāo)的變化時(shí)，就需要重新設(shè)計(jì)，更增加了這種精力耗費(fèi)。

現(xiàn)在有了更好的替代方案，即一個(gè)基于可編程、可重新配置和可重復(fù)使用的設(shè)備的平臺。這些“錨”部件建立了一個(gè)性能基準(zhǔn)，可以在單一類型的應(yīng)用甚至是多個(gè)不同的應(yīng)用中使用和重復(fù)使用。

本文以 [Analog Devices] 的 [AD3552R] 數(shù)模轉(zhuǎn)換器 (DAC) 為例，說明可編程元器件如何實(shí)現(xiàn)設(shè)計(jì)人員的目標(biāo)，創(chuàng)建一個(gè)可擴(kuò)展、易優(yōu)化和可重新配置的信號鏈平臺。文中探討了評估板和 [LTspice]支持，以幫助設(shè)計(jì)人員入門。此外，還介紹了高度集成的 [ADAQ23878] 模數(shù)轉(zhuǎn)換器 (ADC)。在基于平臺的方法中，該轉(zhuǎn)換器可與 AD3552R 一起構(gòu)成兩個(gè)關(guān)鍵且互補(bǔ)的錨部件。

集成和可編程性簡化了設(shè)計(jì)

隨著測試系統(tǒng)要求的變化，一些通常成功的傳統(tǒng)技術(shù)一直被用來最大限度地提高精度和減少誤差，盡管它們會(huì)增加設(shè)計(jì)和元器件成本，它們包括：

• 選擇“更好的”元器件，如公差更精密或溫度系數(shù)更低的電阻器，以盡量減少初始性能的不足，以及隨時(shí)間和溫度變化帶來的問題。
• 使用在很大程度上支持自消除不可避免誤差的拓?fù)浣Y(jié)構(gòu)，如匹配的電阻器和差分電路或經(jīng)典惠斯通電橋。
• 通過使用“黃金”元器件提供初始和持續(xù)校準(zhǔn)，例如可以與所有其他關(guān)鍵電壓進(jìn)行比較的精密基準(zhǔn)電壓源。

當(dāng)應(yīng)用需要頻繁更新 ADC 和 DAC 時(shí)，成功使用這些技術(shù)對測試系統(tǒng)設(shè)計(jì)人員來說變得更具挑戰(zhàn)性。

要避開眾多此類挑戰(zhàn)，基于平臺的可編程方法是個(gè)更好的選擇。它可以最大限度地減少甚至消除對初始項(xiàng)目“從頭開始”設(shè)計(jì)的需求，以及隨著要求變化而重新設(shè)計(jì)的需求。該方法還確保采用一致的方式對設(shè)計(jì)進(jìn)行評估和仿真。這種可編程方法的一個(gè)關(guān)鍵元件是 DAC（圖 1）。

圖 1：DAC 是測試和儀器應(yīng)用中的一個(gè)關(guān)鍵功能；隨著測試系統(tǒng)要求變得更具挑戰(zhàn)性，其能力受到密切關(guān)注。（圖片來源：Analog Devices）

在測試和控制應(yīng)用中，DAC 的性能和能力面臨的“壓力”越來越大，這些應(yīng)用在較大范圍內(nèi)既要求精度又要求高速度。此外，它們還要求具備靈活性，需要易于重新配置而省去全面或復(fù)雜的重新設(shè)計(jì)和重新認(rèn)證周期。

ADI 的 AD3552R 是一款 16 位、每秒 3300 萬次更新 (MUPS)、多跨度、雙輸出 SPI DAC（圖 2），因此能夠滿足性能目標(biāo)。除了基本的性能屬性外，AD3552R 還有另一個(gè)優(yōu)勢：很容易重新配置，以滿足新的或不斷變化的項(xiàng)目目標(biāo)。這種可重新配置性可以高度保障這些目標(biāo)的實(shí)現(xiàn)，不會(huì)帶來新的和不需要的“意外”。

圖 2：AD3552R 是一款 16 位、33 MUPS、多跨度、雙輸出的 SPI DAC，可以輕松地針對不同的性能屬性進(jìn)行重新配置。（圖片來源：Analog Devices）

AD3552R 采用 5 mm × 5 mm LFCSP 封裝，以固定的 2.5 V 參考電壓工作，但可通過軟件針對多個(gè)電壓跨度輸出范圍進(jìn)行配置。它還可以實(shí)現(xiàn)性能、精度、速度和靈活性的最佳平衡。

該器件集成了三個(gè)漂移補(bǔ)償反饋電阻器，用于支持調(diào)節(jié)輸出電壓的外部跨阻放大器 (TIA)。偏移和增益調(diào)節(jié)寄存器允許生成多個(gè)輸出跨度范圍，例如 0 至 2.5 V、0 至 5 V、0 至 10 V、-5 至 +5 V 和 -10 至 +10 V，以及具有全 16 位分辨率的自定義中間范圍。

此外，為了解決眾所周知的“速度與精度”難題，AD3552R DAC 可以在快速模式下工作，以獲得最大的速度和最快的建立時(shí)間，或者在精密模式下工作，以獲得最高的精度和最大的準(zhǔn)確性。在快速**模式下，DAC 數(shù)據(jù)以 16 位字的形式加載，使得單通道更新率為 33 MUPS。相比之下，在精密模式下，數(shù)據(jù)以 24 位寫入，使得單通道更新率為 22 MUPS。

對于那些需要更低噪聲強(qiáng)度和更快建立時(shí)間并且可以接受更高功耗的應(yīng)用，AD3552R 支持將兩個(gè) DAC 通道合并，從而形成單一輸出（圖 3）。兩個(gè) DAC 必須使用相同的代碼同時(shí)進(jìn)行更新，以獲得使用單個(gè) DAC 產(chǎn)生的相同電壓輸出；AD3552R 提供了幾種有效的方法來實(shí)現(xiàn)這一點(diǎn)。

圖 3：AD3552R 的兩個(gè)輸出可以合并在一起，以降低噪聲強(qiáng)度，同時(shí)加快建立時(shí)間。（圖片來源：Analog Devices）

該器件的 SPI 接口也很靈活，因?yàn)樗梢耘渲脼閱?SPI（經(jīng)典 SPI）、雙 SPI、同步雙 SPI 和四 SPI 模式，按單倍數(shù)據(jù)速率 (SDR) 或雙倍數(shù)據(jù)速率 (DDR) 工作，邏輯電平為 1.2 至 1.8 V。此外，由于數(shù)據(jù)完整性也是一個(gè)持續(xù)且日益受到關(guān)注的問題，因此可以使該器件內(nèi)置循環(huán)冗余校驗(yàn) (CRC)。該器件還集成了多個(gè)錯(cuò)誤校驗(yàn)器來檢測 VREF 故障或存儲(chǔ)器映射損壞。

仿真模型加快配置速度，增強(qiáng)信心

盡管 AD3552R 是一個(gè)寬帶精密器件，但其眾多用戶可編程參數(shù)之間總會(huì)存在權(quán)衡問題。為了加速了解這些設(shè)計(jì)方案的影響并幫助設(shè)計(jì)人員入門，該器件采用評估板以及 LTspice 支持，用于評估噪聲、瞬態(tài)分析、交流仿真和其他參數(shù)。這簡化了延時(shí)/性能優(yōu)化，因此設(shè)計(jì)人員不必在沒有可靠數(shù)據(jù)的情況下設(shè)置參數(shù)值或做出妥協(xié)。

在信號鏈中使用 LTspice 的能力讓所有元件配合在一起，因此用戶可以清楚地了解整個(gè)信號鏈的性能。這一點(diǎn)特別重要，因?yàn)?AD3552R 提供：

• 10 個(gè)電流范圍；由數(shù)字配置的增益調(diào)節(jié)值組合而成。
• 3 個(gè)跨阻增益值；因連接其中一個(gè)反饋電阻器產(chǎn)生。
• 總計(jì) 511 個(gè)數(shù)字配置的直流偏移值。

總共有 15,330 種組合，顯然超出了任何“動(dòng)手”試驗(yàn)板方法甚至選擇性人工評估的范圍。

AD3552R 的 LTspice 模型更新了注重模擬輸出的傳統(tǒng) DAC 模型，提供了更加注重?cái)?shù)字化的仿真。該模型中有些寄存器（特別是那些與數(shù)字增益調(diào)節(jié)和直流偏移有關(guān)的寄存器）的功能可以進(jìn)行仿真，而且該模型還能夠高保真地再現(xiàn)動(dòng)態(tài)和噪聲性能。LTspice 軟件所仿真的 AD3552R 性能特點(diǎn)包括：

• 輸出范圍仿真：直流掃描仿真可用于確認(rèn)給定參數(shù)配置的輸出電壓范圍。其中還考慮了運(yùn)算放大器的上裕量（范圍上限）和下裕量（范圍下限）所帶來的限制，進(jìn)而可以輕松預(yù)測輸出信號的任何飽和度。
• 階躍響應(yīng)調(diào)校：用階梯波形進(jìn)行瞬態(tài)仿真有助于調(diào)整 TIA 反饋電容和輸出濾波器的值，以達(dá)到所需的上升時(shí)間、建立時(shí)間和過沖，并且還可以與參數(shù)掃描相結(jié)合來找到部件的最佳值。仿真還考慮了放大器和 DAC 的驅(qū)動(dòng)能力，以估計(jì)信號的壓擺率和上升時(shí)間。（請注意，該值是個(gè)起點(diǎn)，因?yàn)榉抡骐娐凡话ㄔu估板和器件封裝的寄生效應(yīng)）。
• 交流帶寬仿真：交流掃描仿真可用于在輸出信號為諧波的應(yīng)用中調(diào)整 TIA 反饋電容和輸出濾波器的值。
• 噪聲強(qiáng)度仿真：該特點(diǎn)可以預(yù)測 DAC 和 TIA 輸出端的噪聲強(qiáng)度，包括 1/f 區(qū)域和熱噪聲區(qū)域。AD3552R 的 LTspice 模型可以捕獲噪聲強(qiáng)度隨代碼的變化，并且考慮 TIA 的增益，而該增益會(huì)放大當(dāng)前 DAC 輸出端的噪聲。

有關(guān) LTspice 的更多信息，請參閱“[ 在靈敏儀器設(shè)計(jì)過程中如何使用 LTspice 確定光電感應(yīng)噪聲性能 ]?！?/p>

用真實(shí)的硬件進(jìn)行實(shí)踐和測試

仿真非常有用且很有必要，但正如任何有經(jīng)驗(yàn)的工程師所知，它們不能完全取代實(shí)際評估，尤其是當(dāng)器件外部的寄生效應(yīng)等因素可能會(huì)影響性能時(shí)。對于 AD3552R，EVAL-AD3552RFMCxZ 可用于滿足這一需求，它有兩種型號：[EVAL-AD3552RFMC1Z] 適用于更高的速度，而 [EVAL-AD3552RFMC2Z]適用于更高的精度（圖 4）。

圖 4：EVAL-AD3552RFMCxZ（左：頂層；右：底層）有兩個(gè)類似的版本，其中一個(gè)針對速度進(jìn)行了優(yōu)化，另一個(gè)針對精度進(jìn)行了優(yōu)化。（圖片來源：Analog Devices）

該評估板的軟件使用了 ADI 的“[分析、控制、評估]”(ACE) 軟件包。這個(gè)軟件包是一款桌面應(yīng)用程序，可用于評估和控制 ADI 產(chǎn)品組合中的多個(gè)評估系統(tǒng)。該應(yīng)用程序由一個(gè)通用框架和各個(gè)元器件特定的插件組成。

對于 AD3552R，ACE 有幾個(gè)視圖來控制 DAC 的不同方面。當(dāng)首次打開某個(gè)視圖時(shí)，程序會(huì)在主窗口頂部創(chuàng)建一個(gè)新選項(xiàng)卡。AD3552R 插件可生成一個(gè)視圖層次結(jié)構(gòu)：評估板視圖、芯片視圖、存儲(chǔ)器映射視圖和分析視圖，其中分析視圖結(jié)合了波形發(fā)生器視圖和矢量發(fā)生器視圖（圖 5）。

圖 5：AD3552R 的 ACE 插件可生成一個(gè)從高級系統(tǒng)視圖到基本分析視圖的視圖層次結(jié)構(gòu)。（圖片來源：Analog Devices）

• 評估板視圖顯示一個(gè)評估板簡化示意圖，包括一些相關(guān)的連接器和芯片間的互連器件。
• 芯片視圖是一個(gè)簡化的芯片內(nèi)部圖，顯示了接口邏輯、DAC 內(nèi)核、精密反饋電阻器以及這些模塊的相關(guān)引腳。
• 存儲(chǔ)器映射視圖顯示 AD3552R 的整個(gè)配置空間；該空間可以顯示為寄存器列表或位字段列表。
• 波形發(fā)生器視圖允許為通道分配矢量，以及開始或停止波形生成。
• 矢量發(fā)生器視圖允許定義或加載波形，隨后這些波形可以分配給 DAC 通道。

借助評估板和 ACE 軟件，AD3552R 的用戶可以確認(rèn)他們通過 LTspice 仿真器做出的決定，并根據(jù)需要進(jìn)行調(diào)整。用戶還可以利用該器件的眾多寄存器和可編程功能及特性來操作該器件。

探索其他數(shù)據(jù)采集選項(xiàng)

對于可用來創(chuàng)建可擴(kuò)展、易優(yōu)化、可重新配置信號鏈平臺的高度可編程元器件，其選擇并不限于 AD3552R 等器件。

例如，Analog Devices 的 ADAQ23878 是一款 18 位、15-MSPS 的 μModule 引腳可綁定解決方案 ADC。這種高速數(shù)據(jù)采集解決方案通過使用現(xiàn)成的器件，消除了大量元件選擇、優(yōu)化和布局的設(shè)計(jì)負(fù)擔(dān)，從而簡化并加快了精密測量系統(tǒng)的開發(fā)周期。

ADAQ23878 采用系統(tǒng)級封裝 (SIP) 技術(shù)，通過在單個(gè)器件中組合多個(gè)通用信號處理和調(diào)節(jié)模塊來減少終端系統(tǒng)元器件數(shù)量。該器件包括一個(gè)低噪聲全差分 ADC 驅(qū)動(dòng)器放大器、一個(gè)穩(wěn)定基準(zhǔn)緩沖器以及一個(gè)高速 18 位 15 MSPS 逐次逼近寄存器 (SAR) ADC（圖 6）。

圖 6：ADAQ23878 將信號處理和調(diào)節(jié)模塊結(jié)合在單個(gè)器件中，最大限度地減少了對外部元器件的需求。（圖片來源：Analog Devices）

ADAQ23878 還集成了關(guān)鍵的無源元器件，這些元器件借助 ADI 的 iPassive 技術(shù)實(shí)現(xiàn)了卓越的匹配和漂移特性，最大限度地減少了與溫度有關(guān)的誤差源，從而實(shí)現(xiàn)了最佳性能。小基底面只有 9 mm × 9 mm，間距為 0.8 mm，并采用 100 焊球 CSP BGA 封裝，因此可以在不犧牲性能的情況下實(shí)現(xiàn)更小的儀器外形尺寸（圖 7）。

圖 7：ADAQ23878 的 SIP 技術(shù)將有源和無源元器件集成在單個(gè)易于應(yīng)用的器件中，同時(shí)最大限度減少漂移相關(guān)的誤差源。（圖片來源：Analog Devices）

系統(tǒng)集成解決了許多設(shè)計(jì)挑戰(zhàn)，同時(shí)該器件仍然提供了可配置 ADC 驅(qū)動(dòng)反饋環(huán)路的靈活性，以支持增益或衰減調(diào)整以及全差分或單端到差分輸入。

例如，它可以是一個(gè)完整的流式細(xì)胞儀的核心（請參閱“[ 使用高精度數(shù)據(jù)采集模塊快速實(shí)現(xiàn)流式細(xì)胞儀設(shè)計(jì) ]”），或者是一個(gè)寬范圍的電流測量系統(tǒng)，其精度、帶寬和漂移性能與生產(chǎn)測試環(huán)境的臺式和機(jī)架式測試設(shè)備相當(dāng)（圖 8）。同時(shí)，該解決方案足夠小，可以集成至需要持續(xù)監(jiān)測的應(yīng)用中。

圖 8：借助適當(dāng)?shù)奶囟☉?yīng)用有源和無源支持元器件，ADAQ23878 可用作數(shù)據(jù)采集系統(tǒng)的核心，在寬動(dòng)態(tài)范圍內(nèi)實(shí)現(xiàn)精確的電流測量。（圖片來源：Analog Devices）

該設(shè)計(jì)結(jié)合了分流電阻器、板載放大器和 ADAQ23878 μModule，可對三個(gè)電流范圍進(jìn)行高精度測量。盡管尺寸有限，但該解決方案仍然增加了每塊板的通道數(shù)量，同時(shí)也緩解了散熱挑戰(zhàn)，減輕了因自熱造成的系統(tǒng)漂移校準(zhǔn)負(fù)擔(dān)，并優(yōu)化了綜合精度性能。板布局采用四端子分流電阻器，內(nèi)置開爾文連接，減少了電阻溫度系數(shù) (TCR) 的影響，從而與雙端子分流電阻器相比，提供了更好的溫度穩(wěn)定性（圖 9）。

圖 9：基于 ADAQ23878 μModule 的完整電流測量系統(tǒng)要比必需的連接器小。（圖片來源：Analog Devices）

總結(jié)

測試與計(jì)量設(shè)備的設(shè)計(jì)人員需要精度、性能和靈活性，同時(shí)還需要能夠隨時(shí)重新配置基本設(shè)計(jì)以服務(wù)于廣泛的用例。如上所述，諸如 AD3552R DAC 等元器件具有許多可編程參數(shù)，從而能夠根據(jù)需要快速、方便地進(jìn)行定制。AD35525 搭載 ADAQ23878 ADC，另有 LTspice 和評估板及軟件等工具的支持，可在基于平臺的測試系統(tǒng)設(shè)計(jì)方法中發(fā)揮關(guān)鍵作用，提供了所需的靈活性和性能，同時(shí)最大限度地縮短了重新配置的時(shí)間。