0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

集成電路封裝關(guān)鍵流程:由晶圓到成品芯片

DT半導(dǎo)體 ? 來源:學(xué)習(xí)那些事 ? 2024-01-25 10:29 ? 次閱讀

封裝測(cè)試集成電路后端關(guān)鍵流程,不斷改良呈多個(gè)細(xì)分類

封裝測(cè)試為半導(dǎo)體產(chǎn)業(yè)核心環(huán)節(jié)之一,指將經(jīng)過測(cè)試的晶圓加工成獨(dú)立芯片的過 程,主要分為封裝測(cè)試兩個(gè)環(huán)節(jié)。封裝是將半導(dǎo)體元件在基板上布局、固定及連接,并用絕緣介質(zhì)封裝形成芯片的過程。封裝步驟有效保證芯片的散熱和電信 號(hào)傳輸性能;測(cè)試步驟對(duì)芯片的結(jié)構(gòu)完整性及電氣功能進(jìn)行確認(rèn)。

全球集成電路封裝技術(shù)共經(jīng)歷了五個(gè)發(fā)展階段,不斷朝小型化、I/O 數(shù)量增加、集成化方向發(fā)展。早期三種傳統(tǒng)封裝方式包括通孔插轉(zhuǎn)型封裝(QFN、QFP)、表面貼裝型封裝(SOP、SOT)、現(xiàn)階段廣泛采用的芯片級(jí)封裝(CSP)和球柵陣列封裝 (BGA)。包括倒裝焊封裝 (Flip Chip)、三維立體封裝 (3D IC)、系統(tǒng)級(jí)封裝 (SiP) 在內(nèi)的第四/五代封裝方式,被視為先進(jìn)封裝。

封裝測(cè)試市場(chǎng):與半導(dǎo)體產(chǎn)業(yè)共同發(fā)展壯大,先進(jìn)封裝占比提升

作為從晶圓制造到成品芯片的關(guān)鍵環(huán)節(jié),隨著全球半導(dǎo)體產(chǎn)業(yè)的發(fā)展,封裝測(cè)試的市場(chǎng)規(guī)模不斷擴(kuò)大。據(jù) Yole 統(tǒng)計(jì)和預(yù)估:2019 年全球封裝測(cè)試市場(chǎng)規(guī)模為 675 億美元,2022 年達(dá)到 815 億美元, 2026 年將上升至 961 億美元;中國(guó)大陸的封 裝測(cè)試市場(chǎng)由 2019 年的 2350 億元,上升至 2022 年的 2996 億元,在短暫調(diào)整之 后 2026 年有望達(dá)到3248億元的規(guī)模。

封裝測(cè)試產(chǎn)業(yè)鏈:與上下游密切配合

集成電路封裝測(cè)試行業(yè)整體位于半導(dǎo)體產(chǎn)業(yè)鏈的中下游,是銜接前道晶圓制造與成品芯片的關(guān)鍵環(huán)節(jié)。封裝測(cè)試的上游包括封裝測(cè)試設(shè)備,封裝材料,EDA 軟件,與晶圓生產(chǎn)等環(huán)節(jié);下游客戶則主要為芯片設(shè)計(jì)企業(yè)。

前道制造晶圓廠很少直接參與傳統(tǒng)后道封裝環(huán)節(jié);但是隨著先進(jìn)封裝技術(shù)的不斷推廣,刻蝕、沉積、光刻、鍵合、清洗等工藝在先進(jìn)封裝環(huán)節(jié)得到廣泛運(yùn)用,逐漸形成了中道工藝。中道工藝的精度低于同期的前道晶圓制造工藝,但顯著高于傳統(tǒng)的后道封裝;由于中道制程工藝原理與前道制程工藝存在大量相通之處,臺(tái)積電、三星、海力士等晶圓制造企業(yè)開始與下游封測(cè)廠商密切合作,深度介入先進(jìn)封裝流程。部分前道設(shè)備企業(yè)開始積極布局中道先進(jìn)封裝設(shè)備。

封裝測(cè)試設(shè)備:存在較大國(guó)產(chǎn)替代空間

集成電路封裝測(cè)試流程主要使用測(cè)試設(shè)備封裝設(shè)備。測(cè)試設(shè)備主要包括 ATE 測(cè)試機(jī)、探針臺(tái)、分選機(jī)等,負(fù)責(zé)對(duì)成品芯片的電性等指標(biāo)進(jìn)行檢查,并篩查出不合格的芯片。國(guó)內(nèi)測(cè)試設(shè)備下游客戶主要包括封測(cè)企業(yè),芯片IDM企業(yè);2022年國(guó)內(nèi)測(cè)試機(jī)市場(chǎng)規(guī)模為25.8億美元。在測(cè)試設(shè)備領(lǐng)域, 國(guó)內(nèi)已經(jīng)涌現(xiàn)出長(zhǎng)川科技、華峰測(cè)控、武漢精鴻、精智達(dá)、聯(lián)動(dòng)科技、廣立微等優(yōu)秀企業(yè),模擬測(cè)試機(jī)已實(shí)現(xiàn)較高的國(guó)產(chǎn)化率;但高端測(cè)試設(shè)備市場(chǎng)仍然主要被愛德萬、泰瑞達(dá)等美日企業(yè)掌控。

封裝設(shè)備負(fù)責(zé)從裸晶圓到成品芯片的生產(chǎn)過程。2022 年全球(傳統(tǒng))封裝設(shè)備市場(chǎng)規(guī)模為 57.8 億美元,SEMI 預(yù)計(jì) 2023 年將回落至約 40 億美元,2025 年有望回 升至 59.5 億美元。相較于前道制造設(shè)備和測(cè)試設(shè)備,封裝設(shè)備品類繁多,國(guó)外出 口限制措施較少,國(guó)內(nèi)重視程度較弱,國(guó)產(chǎn)化水平較低。2021/2022 年中國(guó)大陸封 裝用設(shè)備進(jìn)口規(guī)模分別 216/153 億元,存在較大國(guó)產(chǎn)替代空間。傳統(tǒng)芯片封裝產(chǎn)線 中國(guó)大陸封裝設(shè)備進(jìn)口金額(億元)





審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 集成電路
    +關(guān)注

    關(guān)注

    5390

    文章

    11585

    瀏覽量

    362486
  • 半導(dǎo)體
    +關(guān)注

    關(guān)注

    334

    文章

    27562

    瀏覽量

    220391
  • 晶圓
    +關(guān)注

    關(guān)注

    52

    文章

    4946

    瀏覽量

    128137
  • 芯片設(shè)計(jì)
    +關(guān)注

    關(guān)注

    15

    文章

    1024

    瀏覽量

    54942
  • QFN封裝
    +關(guān)注

    關(guān)注

    0

    文章

    134

    瀏覽量

    16771

原文標(biāo)題:集成電路封裝:由晶圓到成品芯片

文章出處:【微信號(hào):DT-Semiconductor,微信公眾號(hào):DT半導(dǎo)體】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    功率器件測(cè)試及封裝成品測(cè)試介紹

    ???? 本文主要介紹功率器件測(cè)試及封裝成品測(cè)試。?????? ? 測(cè)試(CP)???? 如圖所示為典型的碳化硅
    的頭像 發(fā)表于 01-14 09:29 ?129次閱讀
    功率器件<b class='flag-5'>晶</b><b class='flag-5'>圓</b>測(cè)試及<b class='flag-5'>封裝成品</b>測(cè)試介紹

    集成電路封裝的發(fā)展歷程

    能等作用。集成電路封裝一般可以分為芯片級(jí)封裝(0級(jí)封裝)、元器件級(jí)封裝(1級(jí)
    的頭像 發(fā)表于 01-03 13:53 ?387次閱讀
    <b class='flag-5'>集成電路</b><b class='flag-5'>封裝</b>的發(fā)展歷程

    【「大話芯片制造」閱讀體驗(yàn)】+ 芯片制造過程和生產(chǎn)工藝

    。 光刻則是在上“印刷”電路圖案的關(guān)鍵環(huán)節(jié),類似于在表面繪制半導(dǎo)體制造所需的詳細(xì)平面圖。
    發(fā)表于 12-30 18:15

    ASIC集成電路設(shè)計(jì)流程

    ASIC(Application Specific Integrated Circuit)即專用集成電路,是指應(yīng)特定用戶要求和特定電子系統(tǒng)的需要而設(shè)計(jì)、制造的集成電路。ASIC集成電路設(shè)計(jì)流程
    的頭像 發(fā)表于 11-20 14:59 ?616次閱讀

    的制備流程

    本文從硅片制備流程為切入點(diǎn),以方便了解和選擇合適的硅,硅的制備工藝流程比較復(fù)雜,加工工序
    的頭像 發(fā)表于 10-21 15:22 ?337次閱讀

    單片集成電路和混合集成電路的區(qū)別

    設(shè)計(jì)、制造、應(yīng)用和性能方面有著顯著的差異。 單片集成電路(IC) 定義 單片集成電路是指在一個(gè)單一的半導(dǎo)體芯片(如硅片)上集成了多個(gè)電子元件(如晶體管、電阻、電容等)的
    的頭像 發(fā)表于 09-20 17:20 ?1800次閱讀

    詳解不同級(jí)封裝的工藝流程

    在本系列第七篇文章中,介紹了級(jí)封裝的基本流程。本篇文章將側(cè)重介紹不同級(jí)
    的頭像 發(fā)表于 08-21 15:10 ?1789次閱讀
    詳解不同<b class='flag-5'>晶</b><b class='flag-5'>圓</b>級(jí)<b class='flag-5'>封裝</b>的工藝<b class='flag-5'>流程</b>

    一文了解芯片測(cè)試的重要性

    集成電路測(cè)試卡位產(chǎn)業(yè)鏈關(guān)鍵節(jié)點(diǎn),貫穿設(shè)計(jì)、制造、封裝以及應(yīng)用的全過程。從整個(gè)制造流程上來看,集成電路測(cè)試具體包括設(shè)計(jì)階段的設(shè)計(jì)驗(yàn)證、
    的頭像 發(fā)表于 08-06 08:28 ?1397次閱讀
    一文了解<b class='flag-5'>芯片</b>測(cè)試的重要性

    是什么東西 芯片的區(qū)別

    是半導(dǎo)體制造過程中使用的一種圓形硅片,它是制造集成電路(IC)或芯片的基礎(chǔ)材料。
    的頭像 發(fā)表于 05-29 18:04 ?7421次閱讀

    偉測(cè)集成電路芯片級(jí)及成品測(cè)試基地項(xiàng)目啟動(dòng)竣工驗(yàn)收

    據(jù)浦口經(jīng)開區(qū)官微消息,近日,位于浦口經(jīng)濟(jì)開發(fā)區(qū)的偉測(cè)集成電路芯片級(jí)及成品測(cè)試基地項(xiàng)目的道路和綠化施工進(jìn)入收尾階段,項(xiàng)目已正式啟動(dòng)竣工驗(yàn)收工作。 據(jù)悉,偉測(cè)
    的頭像 發(fā)表于 05-28 15:50 ?454次閱讀

    集成電路封裝形式介紹

    1,金屬封裝(CAN)集成電路 集成電路的外殼是金屬的,元器件的形狀多為金屬帽狀,集成電路的引腳數(shù)目比較少,多只有十幾個(gè),功能簡(jiǎn)單。外形如
    的頭像 發(fā)表于 05-23 14:33 ?999次閱讀
    <b class='flag-5'>集成電路</b>的<b class='flag-5'>封裝</b>形式介紹

    專用集成電路設(shè)計(jì)流程是什么 專用集成電路的特點(diǎn)有哪些

    專用集成電路設(shè)計(jì)流程是指通過設(shè)計(jì)和制造一種特定功能的芯片,以滿足特定應(yīng)用場(chǎng)景的要求。專用集成電路(Application Specific Integrated Circuit,簡(jiǎn)稱A
    的頭像 發(fā)表于 05-04 17:20 ?1858次閱讀

    專用集成電路的設(shè)計(jì)流程有哪些 專用集成電路包括什么功能和作用

    專用集成電路(Application-Specific Integrated Circuit, ASIC)是根據(jù)特定的應(yīng)用需求而設(shè)計(jì)和制造的集成電路芯片。與通用集成電路相比,專用
    的頭像 發(fā)表于 05-04 15:02 ?901次閱讀

    一文看懂級(jí)封裝

    分為扇入型級(jí)芯片封裝(Fan-In WLCSP)和扇出型級(jí)
    的頭像 發(fā)表于 03-05 08:42 ?1452次閱讀
    一文看懂<b class='flag-5'>晶</b><b class='flag-5'>圓</b>級(jí)<b class='flag-5'>封裝</b>

    集成電路芯片種類、作用及測(cè)試流程

    集成電路芯片半導(dǎo)體材料制成的片狀電子元件,上面集成了多種電子器件和電路結(jié)構(gòu)。
    的頭像 發(fā)表于 01-24 16:37 ?3159次閱讀