0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

高速PCB板加工流程中哪些因素會影響到信號完整性SI呢?

信號完整性 ? 來源:信號完整性 ? 2024-01-25 09:53 ? 次閱讀

5G和高速數(shù)據(jù)傳輸?shù)漠斍?,設(shè)計和生產(chǎn)中往往會隱藏著很多問題小魔鬼,只有知其然,才能更好地找到解決之道。

不管是高速電路、高頻電路還是毫米波,只要是電子產(chǎn)品基本都需要使用到PCB。PCB板的加工是一個非常復雜的系統(tǒng)工程,涉及到各個方面的問題,比如PCB材料、藥水、加工工藝等等。在這個過程中會有很多因素對傳輸線的阻抗造成影響,比如PCB材料所涉及的銅箔厚度、介質(zhì)厚度、介電常數(shù)、介質(zhì)損耗角的影響,加工中涉及到的蝕刻因子(Etch),蝕刻藥水的特性、加工穩(wěn)定性等等。本文將從仿真的角度分析其中幾個影響因子對SI阻抗的影響,當我們分析阻抗問題的時候可以多個思路。

1、傳輸線的線寬

在以前的文章中介紹了很多關(guān)于線寬影響信號完整性的內(nèi)容,我們知道線寬會直接影響到傳輸線的阻抗和損耗。大多數(shù)優(yōu)秀工程師都會在給PCB生產(chǎn)商出Gerber時規(guī)定好線寬調(diào)整的范圍,比如當線寬設(shè)計為6.2時,其阻抗為50ohm:

d3a838ca-bac6-11ee-8b88-92fbcf53809c.jpg

如果PCB在生產(chǎn)過程中工藝不穩(wěn)定,導致線寬變化。依據(jù)與很多數(shù)廠商合作過的經(jīng)驗看來,傳輸線線寬的變化會在10%左右,所以把線寬變化的類型設(shè)置為Gauss分布,std設(shè)置為10%,進行統(tǒng)計學分析,在ADS CILD中仿真分析結(jié)果如下:

d3b19514-bac6-11ee-8b88-92fbcf53809c.jpg

從結(jié)果上分析,阻抗最低會達到46ohm,而最高達到了58ohm;如果是在一段很長的傳輸線上,出現(xiàn)極端的狀態(tài)是會存在的,那這時就會導致回波損耗比較大,同樣插入損耗也有所增加。

2、銅箔/鍍銅厚度

在PCB產(chǎn)品中,銅厚分為基銅厚度和鍍銅厚度,基銅一般會比較均勻(這是相對的,其實也并不是完全均勻的),而鍍銅的均勻性會隨著工廠穩(wěn)定性不同而不同,有的相差還比較大。鍍銅厚度不同,同樣會導致傳輸線阻抗和損耗的變化。把鍍銅的變化范圍假定為10%,在ADS CILD中進行統(tǒng)計分析,結(jié)果如下:

d3beba82-bac6-11ee-8b88-92fbcf53809c.jpg

從結(jié)果分析來看,阻抗主要在49.5到51ohm之間變化。相對于線寬而言,變化區(qū)間會小不少。

3、介質(zhì)的厚度

在PCB生產(chǎn)中,介質(zhì)厚度變化的主要來源是原材料和生產(chǎn)過程中的壓合以及填膠。如果介質(zhì)厚度變化,會造成阻抗的變化,以及損耗的變化,嚴重的情況會導致傳輸線很大的損耗。

d3c8dc42-bac6-11ee-8b88-92fbcf53809c.png

從結(jié)果上分析,阻抗變化分布在44ohm到54ohm之間。阻抗變化的范圍達到了10ohm之多。

4、蝕刻因子

由于導體都是有一定厚度的,所以在生產(chǎn)中導致蝕刻出來的導線并不是一個標準的“矩形”結(jié)構(gòu),而是一個接近于“梯形”的結(jié)構(gòu)(其實真實的狀況也并不是完全的梯形結(jié)構(gòu)),如下圖所示為導體的一個示意圖:

d45bbe22-bac6-11ee-8b88-92fbcf53809c.png

這個梯形的角度會隨著銅厚的變化而變化(鍍銅亦是如此),厚度越薄,角度越接近90°。這個角度的大小會影響到阻抗的大小。如下圖所示為90°與70°結(jié)果的對比:

d46975b2-bac6-11ee-8b88-92fbcf53809c.png

當角度為70°時,阻抗約為50ohm;當角度為90°時,阻抗約為48.37ohm。

以上都是在單個因素變化下做的實驗,而在生產(chǎn)過程中,并不是單一變量的變化,可能會同時發(fā)生。如果同時發(fā)生,那么其統(tǒng)計結(jié)果如下圖所示:

d4774cc8-bac6-11ee-8b88-92fbcf53809c.png

從結(jié)果中可以看到阻抗主要在40ohm到56ohm之間變化,這個已經(jīng)遠遠超過了一般50±10%的要求。而在整個生產(chǎn)過程中還不止這些參數(shù)的變化會導致阻抗的變化。所以對于高速高頻電路的產(chǎn)品,或者是高端產(chǎn)品,整個PCB設(shè)計和生產(chǎn)過程中都要嚴格控制好每一種物料以及每一個環(huán)節(jié),否則就會導致產(chǎn)品出現(xiàn)一些意想不到的問題。




審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • PCB板
    +關(guān)注

    關(guān)注

    27

    文章

    1448

    瀏覽量

    51669
  • 信號完整性
    +關(guān)注

    關(guān)注

    68

    文章

    1408

    瀏覽量

    95496
  • ADS仿真
    +關(guān)注

    關(guān)注

    0

    文章

    71

    瀏覽量

    10446
  • 傳輸線
    +關(guān)注

    關(guān)注

    0

    文章

    376

    瀏覽量

    24039
  • 回波損耗
    +關(guān)注

    關(guān)注

    1

    文章

    25

    瀏覽量

    10126
收藏 人收藏

    評論

    相關(guān)推薦

    淺談影響PCB信號完整性的關(guān)鍵因素

    今天給大家分享的是PCB信號完整性、9個影響PCB信號完整性
    發(fā)表于 06-30 09:11 ?1402次閱讀
    淺談影響<b class='flag-5'>PCB</b><b class='flag-5'>信號</b><b class='flag-5'>完整性</b>的關(guān)鍵<b class='flag-5'>因素</b>

    基于信號完整性分析的高速數(shù)字PCB的設(shè)計方法

    PCB上的布局、高速信號的布線等因素,都會引起信號完整性
    發(fā)表于 06-14 09:14

    PCB Layout and SI 信號完整性 問答專家解答(經(jīng)典資料18篇)

    ) 差分信號(Differential Signal)幾個常見設(shè)計誤區(qū) PCB Layout and SI 問答專家解答(經(jīng)典資料) 信號完整性
    發(fā)表于 12-25 09:49

    高速信號的電源完整性分析

    高速信號的電源完整性分析在電路設(shè)計,設(shè)計好一個高質(zhì)量的高速PCB
    發(fā)表于 08-02 22:18

    如何確保PCB設(shè)計信號完整性

    正常響應(yīng)時,就出現(xiàn)了信號完整性問題。隨著高速器件的使用和高速數(shù)字系統(tǒng)設(shè)計越來越多,系統(tǒng)數(shù)據(jù)率、時鐘速率和電路密集度都在不斷地增加。在這種設(shè)計
    發(fā)表于 07-31 17:12

    基于信號完整性分析的高速數(shù)字PCB的設(shè)計開發(fā)

    PCB上的布局、高速信號的布線等因素,都會引起信號完整性
    發(fā)表于 08-29 16:28

    PCB信號完整性

      信號完整性(Signal Integrity, SI)是指信號信號線上的質(zhì)量,即信號在電路
    發(fā)表于 11-27 15:22

    【轉(zhuǎn)載】Allegro SI 高速信號完整性仿真連載之一(附詳細流程

    詳細流程)為了幫助大家更好學習Cadence SI仿真信號完整性、電源完整性設(shè)計,小編特地建立了高速
    發(fā)表于 11-19 18:55

    【轉(zhuǎn)載】Allegro SI 高速信號完整性仿真連載之二(附詳細流程

    ``【轉(zhuǎn)載】Allegro SI 高速信號完整性仿真連載之一(附詳細流程高速
    發(fā)表于 11-19 19:14

    信號完整性(SI)和電源完整性(PI)的基本原理理解

    在處理高速印刷電路板(PCB)時,必須理解信號完整性(SI)和電源完整性(PI)的基本原理。如今
    發(fā)表于 12-30 06:49

    pcb layout中信號完整性信號延遲(delay)

    pcb layout必須要考慮SI差的信號完整性不是由某一因素導致的,而是由
    發(fā)表于 11-21 13:57 ?6946次閱讀

    怎樣學好“信號完整性”?

    所謂“萬丈高樓平地起”,說的就是這個道理,想從事信號完整性工作就必須對整個信號完整性的理論基礎(chǔ)有一個很明晰的了解。至少要熟讀幾本信號
    的頭像 發(fā)表于 08-29 15:47 ?2.1w次閱讀

    高速PCB電路信號完整性設(shè)計

    描述了高速PCB電路信號完整性設(shè)計方法。 介紹了信號完整性
    發(fā)表于 11-08 16:55 ?0次下載

    基于信號完整性高速PCB設(shè)計流程解析

    (1)因為整個設(shè)計流程是基于信號完整性分析的,所以在進行PCB設(shè)計之前,必須建立或獲取高速數(shù)字信號
    發(fā)表于 10-11 14:52 ?2186次閱讀
    基于<b class='flag-5'>信號</b><b class='flag-5'>完整性</b>的<b class='flag-5'>高速</b><b class='flag-5'>PCB</b>設(shè)計<b class='flag-5'>流程</b>解析

    pcb信號完整性詳解

    pcb信號完整性詳解 隨著電子領(lǐng)域技術(shù)日新月異的發(fā)展,高速電路已經(jīng)成為了電路設(shè)計的重要領(lǐng)域之一。在高速電路
    的頭像 發(fā)表于 09-08 11:46 ?1409次閱讀