0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

電偶腐蝕對先進封裝銅蝕刻工藝的影響

半導(dǎo)體封裝工程師之家 ? 來源:半導(dǎo)體封裝工程師之家 ? 作者:半導(dǎo)體封裝工程師 ? 2024-02-21 15:05 ? 次閱讀

共讀好書

高曉義 陳益鋼

(上海大學(xué)材料科學(xué)與工程學(xué)院 上海飛凱材料科技股份有限公司

摘要:

在先進封裝的銅種子層濕法蝕刻工藝中,電鍍銅鍍層的蝕刻存在各向異性的現(xiàn)象。研究結(jié)果表明,在磷酸、雙氧水的蝕刻液體系中,因電偶腐蝕造成的凸點電鍍銅蝕刻量約為銅種子層蝕刻量的 4.9 倍。通過分析凸點上錫、鎳鍍層的能譜數(shù)據(jù)及蝕刻效果,發(fā)現(xiàn)該凸點結(jié)構(gòu)中的錫、鎳鍍層表面存在鈍化層,導(dǎo)致錫、鎳鍍層的蝕刻量遠(yuǎn)低于銅鍍層。在加入不同添加劑的蝕刻液中,通過絡(luò)合銅或破壞錫、鎳鍍層表面鈍化層的方法,均能達到抑制凸點上銅鍍層發(fā)生電偶腐蝕的效果。其中,復(fù)合型添加劑可以使凸點上銅鍍層的橫向蝕刻量降低約 82%,并且添加劑無殘留風(fēng)險。

1 引言

隨著半導(dǎo)體產(chǎn)業(yè)的發(fā)展,先進封裝技術(shù)被廣泛應(yīng)用于高性能消費電子產(chǎn)品。其中,晶圓級芯片尺寸封裝能夠通過制作扇入或扇出型銅再布線層(RDL)在晶圓表面排布更多的 I/O 端子,實現(xiàn)高密度、高集成度的互聯(lián)。凸點技術(shù)是在 IC 表面制作 I/O 端子的關(guān)鍵 [1] 。

在凸點技術(shù)工藝中,銅蝕刻液會同時接觸到凸點結(jié)構(gòu)中的銅、鎳、錫、銀等多種金屬鍍層 [2] 。一般情況下,凸點結(jié)構(gòu)中電鍍銅的橫向蝕刻速率要比濺鍍(PVD)銅的縱向蝕刻速率快。針對金屬蝕刻的各向異性問題,業(yè)界已經(jīng)開展了一定的研究。邢攸美等人 [3] 對蝕刻液的化學(xué)組分進行了一系列的分析排查,并收集了改善各向異性蝕刻(指被蝕刻材料在橫向與縱向的蝕刻速率之間存在巨大差異的蝕刻)的添加劑種類。劉瑞豐等人 [4] 嘗試通過改變工藝條件來優(yōu)化各向異性蝕刻的效果,并嘗試通過整合銅、鈦分步蝕刻工藝達到降低銅的橫向蝕刻量的目的。陳波等人 [5] 通過研究蝕刻工藝與蝕刻設(shè)備條件,優(yōu)化了蝕刻工藝過程中銅蝕刻的均勻性,從而減少了蝕刻時間,進而降低銅的橫向蝕刻量。因此,針對電鍍銅蝕刻的研究工作主要是通過改善生產(chǎn)工藝與蝕刻液的蝕刻效果,以降低銅的橫向蝕刻量。

在銅蝕刻過程中,因為存在不同金屬結(jié)構(gòu)的堆疊,且蝕刻過程均裸露在蝕刻液中,所以凸點結(jié)構(gòu)與蝕刻液將形成微型的原電池。這種微型的原電池將造成凸點結(jié)構(gòu)中電鍍銅鍍層的加速蝕刻。電鍍銅鍍層的加速蝕刻將造成凸點結(jié)構(gòu)中電鍍銅鍍層尺寸的急劇收縮,進而降低凸點結(jié)構(gòu)在封裝焊接中的可靠性。在銅蝕刻過程中,由于微型原電池的產(chǎn)生而造成的銅鍍層加速蝕刻的腐蝕現(xiàn)象一般稱為電偶腐蝕。該類研究很少聚焦多層異種金屬堆疊情況下發(fā)生的電偶腐蝕。

KEAR 等人 [6] 通過表征銅在電化學(xué)腐蝕過程中的陰陽極狀態(tài),分析推導(dǎo)了在氯離子環(huán)境下的腐蝕電位特性,為研究多層金屬中的電偶腐蝕提供了一定的借鑒和參考。在電偶腐蝕研究中,大多傾向于研究宏觀結(jié)構(gòu)的金屬部件的接觸腐蝕現(xiàn)象 [7-9] 。在半導(dǎo)體器件微

觀結(jié)構(gòu)的制作過程中也具備了產(chǎn)生電偶腐蝕的條件,但因為微觀結(jié)構(gòu)的尺寸過小,難以在凸點蝕刻研究中表征電偶腐蝕的影響。

本文旨在探討在先進封裝的銅蝕刻工藝中凸點結(jié)構(gòu)的電鍍銅鍍層的電偶腐蝕過程,并分析其產(chǎn)生的原因,嘗試通過遴選合適的蝕刻液添加劑,抑制電鍍銅鍍層的電偶腐蝕,以達到提升封裝時凸點結(jié)構(gòu)可靠性的目的。

2 實驗材料與方法

2.1 實驗材料

封裝工藝結(jié)構(gòu)假片包含:PVD 鈦(厚度為 1000魡)、PVD 銅(厚度為 3 000 魡),以及圖形化的銅線與凸點結(jié)構(gòu)。圖 1 為封裝工藝結(jié)構(gòu)假片示意圖。

6f4397c2-b7f5-11ee-9b10-92fbcf53809c.png

凸點結(jié)構(gòu)的制作工藝流程:1)使用磁控濺射的方法在晶圓表面依次沉積金屬鈦、銅,為后續(xù)電鍍線路與結(jié)構(gòu)凸點提供導(dǎo)電的種子層;2)使用光刻膠對需要電鍍沉積金屬的位置進行圖像化開口;3)依次進行銅、鎳、錫 / 銀合金等金屬層的電鍍(在進行錫 / 銀合金的電鍍時,銀的質(zhì)量分?jǐn)?shù)一般控制在 2%左右);4)去除光刻膠,得到實驗所需的晶圓。裁剪后,實驗晶圓的尺寸為 2 cm×2 cm。

蝕刻液的基本成分如下:質(zhì)量分?jǐn)?shù)為 8.5%的H 3 PO 4 ,質(zhì)量分?jǐn)?shù)為 4.5%的 H 2 O 2 ,其余成分為水。在此基礎(chǔ)上,添加一定量的鹽酸、苯并三氮唑、復(fù)合型添加劑來降低電偶腐蝕效應(yīng)。

2.2 主要儀器與設(shè)備

實驗使用的主要儀器與設(shè)備如表 1 所示。

6f5ba9ac-b7f5-11ee-9b10-92fbcf53809c.png

2.3 實驗方法

在燒杯中配置實驗所需的蝕刻液 100 g,加入襯四氟磁力攪拌子后,將燒杯放入水浴鍋進行控溫;將磁力攪拌子的轉(zhuǎn)速調(diào)節(jié)為 50~60 r/min,將水浴鍋的溫度控制在(23±0.5)℃進行樣片的浸泡實驗,使用塑料鑷子來固定裁剪好的晶圓(2 cm×2 cm)。該晶圓的蝕刻實驗使用秒表作為計時工具。圖 2 為浸泡實驗的裝置示意圖。

6f6f13c0-b7f5-11ee-9b10-92fbcf53809c.png

使用結(jié)構(gòu)晶圓進行蝕刻實驗,設(shè)蝕刻結(jié)構(gòu)假片時通過秒表記錄的蝕刻時長為 t 0 。結(jié)合實際生產(chǎn)中的工藝窗口需求,在蝕刻 2 倍的 t 0 時長后取出樣品。

使用掃描電子顯微鏡(SEM)拍照并測量樣品中的 RDL、凸點上電鍍銅鍍層的尺寸,分別用 D R 、D 表示蝕刻后的 RDL 中電鍍銅鍍層(RDL 銅)在水平方向的單側(cè)損失量和凸點上電鍍銅鍍層(凸點銅)在水平方向的單側(cè)損失量。PVD 銅鍍層(PVD 銅)的厚度 D 0 =

3 000 魡。

PVD 銅的平均蝕刻速率 v 0 為

6f7e08b2-b7f5-11ee-9b10-92fbcf53809c.png

RDL 銅與凸點銅的蝕刻速率分別為 v R 、v P ,v R 與 v P的計算式為

6f856526-b7f5-11ee-9b10-92fbcf53809c.png

2.4 測量方法

用秒表測量蝕刻過程的時間,使用 SEM 測量蝕刻前后不同結(jié)構(gòu)上金屬的尺寸變化和蝕刻后凸點結(jié)構(gòu)的表面形貌,使用能譜儀(EDS)測量凸點結(jié)構(gòu)表面的金屬元素組成。

3 實驗結(jié)果與討論

3.1 銅蝕刻中的電偶腐蝕實驗

電偶腐蝕產(chǎn)生有三個必要條件:1)材料具有不同的腐蝕電位,電偶腐蝕的驅(qū)動力是被腐蝕金屬與跟其產(chǎn)生電連接的高電位金屬或非金屬之間產(chǎn)生的電位差;2)存在離子導(dǎo)電支路,電解質(zhì)必須連續(xù)地存在于接觸金屬之間,構(gòu)成電偶腐蝕電池的離子導(dǎo)電支路;3)存在電子導(dǎo)電支路,即被腐蝕金屬與電位高的金屬或非金屬之間要么直接接觸,要么通過其他電子導(dǎo)體實現(xiàn)電連接,構(gòu)成腐蝕電池的電子導(dǎo)電支路 [10] 。因此,凸點結(jié)構(gòu)具備產(chǎn)生電偶腐蝕的基本條件。

使用銅蝕刻液進行銅蝕刻實驗,實驗數(shù)據(jù)以及通過式(1)(2)(3)計算所得的數(shù)據(jù)如表 2 所示。蝕刻前后凸點銅、RDL 銅與 PVD 銅的 SEM 形貌如圖 3 所示。從表 2 可以看出,凸點銅與 RDL 銅的蝕刻速率 v P 與v R 均高于 PVD 銅的蝕刻速率 v 0 。

6f8c6754-b7f5-11ee-9b10-92fbcf53809c.png

從圖 3(b)(d) 可以看出,對比蝕刻后凸點銅與RDL 銅的表面形貌,RDL 銅有明顯的晶格感。從圖 3(f)可以看出,蝕刻后的 PVD 銅表面呈現(xiàn)類圓形微顆粒。由此可知,蝕刻后的凸點銅與 RDL 銅產(chǎn)生了更明顯的粗糙狀態(tài),這將有利于在銅蝕刻過程中增大銅與蝕刻液的接觸面積,進而加快蝕刻速率。

基于表 2 數(shù)據(jù),同為電鍍銅的情況下,凸點銅的蝕刻速率明顯高于 RDL 銅的蝕刻速率。對比凸點銅與RDL 銅的結(jié)構(gòu)可知,凸點銅的上層接觸多種金屬結(jié)構(gòu)。通過觀察蝕刻后的凸點銅形貌可以發(fā)現(xiàn),越靠近上層金屬鎳時,凸點銅的尺寸收縮越大,即蝕刻速率越快,凸點銅的損失量為 3.68 μm。

根據(jù)凸點結(jié)構(gòu)的制作過程可知,裸露在蝕刻液中的金屬元素分別為銀、錫、鎳和銅,通過電鍍的方式將錫、銀沉積在晶圓上,形成的是錫、銀混合金屬層,而非共晶的合金。在未經(jīng)過熱回流時,錫、銀僅以物理堆疊的方式沉積在一起。在這種多層金屬結(jié)構(gòu)的蝕刻作業(yè)中,非常容易產(chǎn)生電偶腐蝕,即鎳、錫、銀中的一種或幾種元素與凸點銅形成電偶腐蝕。

6f9bf98a-b7f5-11ee-9b10-92fbcf53809c.png

金屬按照電勢自低到高排序為鎳、錫、銅、銀。在電偶腐蝕過程中,高電勢金屬為陰極,且僅作為電極導(dǎo)通電子的傳遞,并不參與得失電子的反應(yīng) [10] 。

使用 SEM 對蝕刻后的晶圓進行定位,用 EDS 進行元素掃描,圖 4(a)為凸點上錫 / 銀元素的 EDS 譜圖,圖 4(b)為凸點上鎳元素的 EDS 譜圖。使用 EDS 掃描到錫 / 銀元素的位置(位置 1)和鎳元素的位置(位置2)如圖 4(c)所示。

6fb52220-b7f5-11ee-9b10-92fbcf53809c.png

6fc2ab7a-b7f5-11ee-9b10-92fbcf53809c.png

根據(jù) Apreo 2S 的技術(shù)參數(shù),當(dāng)電壓為 10 kV 時,SEM 在金屬表面的理論掃描深度為 100~500 nm。從圖 4(a)可以看出,錫元素的質(zhì)量分?jǐn)?shù)約為 98.6%,氧元素的質(zhì)量分?jǐn)?shù)約為 1.4%,未發(fā)現(xiàn)銀元素。從圖 4(b)可以看出,鎳元素的質(zhì)量分?jǐn)?shù)約為 99.7%,氧元素的質(zhì)量分?jǐn)?shù)約為 0.3%。

根據(jù)以上分析數(shù)據(jù)基本可以判斷,在錫 / 銀混合金屬層中未發(fā)現(xiàn)銀元素,這說明銀元素的分布與含量不足以響應(yīng) EDS 的掃描分析。由于 EDS 的分析結(jié)果只能定性判斷金屬表層的元素組成,并不能作為準(zhǔn)確定量分析的依據(jù)。基于此分析數(shù)據(jù),并以氧化錫、氧化鎳的元素組成作為表層氧化物質(zhì)進行估算,錫、鎳元素在凸點結(jié)構(gòu)表面的氧化深度應(yīng)為 1~30 nm。結(jié)合蝕刻后的凸點形貌可以觀察到,凸點上存在錫元素與鎳元素的位置未有明顯的蝕刻反應(yīng)。綜合分析以上數(shù)據(jù)及蝕刻現(xiàn)象,凸點上的錫、鎳元素在蝕刻過程中,符合張寶宏等人研究的金屬鈍化理論 [10] ,即凸點結(jié)構(gòu)中的錫、鎳元素因在磷酸、雙氧水的蝕刻環(huán)境中產(chǎn)生了鈍化膜而未被腐蝕,所以在凸點結(jié)構(gòu)的電偶腐蝕中未能參與陽極反應(yīng)。

據(jù)此可以判斷,凸點結(jié)構(gòu)中錫、鎳元素因鈍化作用,很難參與電偶腐蝕的陽極反應(yīng),主要是電鍍銅作為電偶腐蝕的陽極參與電偶腐蝕反應(yīng)。所以此結(jié)構(gòu)中,銀與銅分別作為陰極與陽極形成電偶腐蝕。凸點結(jié)構(gòu)的電偶腐蝕機理如圖 5 所示。

6fd25cfa-b7f5-11ee-9b10-92fbcf53809c.png

3.2 蝕刻液中的添加劑對電偶腐蝕的影響

凸點結(jié)構(gòu)中的電偶腐蝕是凸點銅產(chǎn)生加速蝕刻的主要原因。抑制凸點中電鍍銅的收縮,需要抑制電偶腐蝕的產(chǎn)生或改變電偶腐蝕的電流方向。

緩蝕劑對銅腐蝕的影響研究結(jié)果表明,苯并三氮唑(BTA)類含有 N、S、P 等極性基團或不飽和鍵的有機化合物可以與銅發(fā)生配位,從而形成[Cu(I)BTA]類的絡(luò)合膜層,該膜層可阻斷銅的腐蝕反應(yīng) [11-13] 。據(jù)此,可以通過添加對銅有絡(luò)合作用的物質(zhì),如 BTA 類物質(zhì),以減緩或阻礙電偶腐蝕過程中外部離子電路的導(dǎo)通,從而達到抑制電偶腐蝕的目的。

針對電偶腐蝕防護的方法,張文毓提出了陽極犧牲層的保護概念 [14] 。一些研究提出了改變陰陽極面積比例的概念 [15-16] 。改變電偶腐蝕的陽極種類或者減小陰陽極的面積比,可以分?jǐn)傠娕几g過程中銅的損傷或者降低陰陽極之間的電勢差。根據(jù)實驗結(jié)果,可以添加鹽酸等對錫、鎳氧化膜有破壞作用的物質(zhì),以達到破壞陰極或者轉(zhuǎn)移陽極的目的 [17-18] 。

此外,根據(jù)材料廠商提供的性能參數(shù),復(fù)合型添加劑兼具以上兩種功能:一方面通過絡(luò)合吸附作用阻斷銅在電偶腐蝕中的離子傳導(dǎo);另一方面減緩錫、鎳元素表面形成鈍化膜的速度,防止錫、鎳元素表面形成陰極,以達到抑制電偶腐蝕的目的。

選用苯并三氮唑、鹽酸以及飛凱材料提供的復(fù)合型添加劑進行蝕刻液配制,并進行蝕刻實驗。在遴選添加劑比例的實驗中發(fā)現(xiàn),苯并三氮唑的添加量過高會導(dǎo)致蝕刻速率過低,無法完成對比實驗;添加量過低則起不到保護作用。鹽酸的添加量過高則會嚴(yán)重腐蝕錫、鎳層,破壞凸點的基本結(jié)構(gòu);添加量過低則達不到轉(zhuǎn)移陽極的目的。復(fù)合型添加劑的添加比例為材料商推薦的比例。據(jù)此,遴選合適的添加比例后,對蝕刻效果進行評估。此實驗所用的配方如表 3 所示。

6fe21aaa-b7f5-11ee-9b10-92fbcf53809c.png

根據(jù)第 2 節(jié)提出的實驗方法與計算方法進行數(shù)據(jù)收集,在進行蝕刻實驗后,使用 SEM 對蝕刻后的凸點進行拍照,實驗數(shù)據(jù)以及通過式(1)(2)(3)計算所得的數(shù)據(jù)如表 4 所示。使用不同配方的蝕刻液進行蝕刻后凸點的 SEM 形貌如圖 6 所示。

6fecd544-b7f5-11ee-9b10-92fbcf53809c.png

7001429a-b7f5-11ee-9b10-92fbcf53809c.png

從圖 6 可見,相較于采用無添加劑的 1# 蝕刻液蝕刻后的凸點形貌,分別添加了三種添加劑的蝕刻液對凸點的電偶腐蝕均有抑制作用。復(fù)合型添加劑對電鍍銅的保護效果非常明顯。

根據(jù) 2# 蝕刻液的 v P 、v R 、v 0 可以看出,BTA 對抑制RDL 銅蝕刻與凸點銅蝕刻均有一定作用。使用 2# 蝕刻液蝕刻后的凸點形貌如圖 6(b)所示,通過添加銅絡(luò)合劑有利于保護電鍍銅,對抑制電鍍銅的電偶腐蝕有正向作用。

對比 2#、3# 蝕刻液的 D 發(fā)現(xiàn),對錫、鎳鈍化膜有破壞作用的鹽酸,其抑制電偶腐蝕的作用比 BTA 更明顯。使用 3# 蝕刻液蝕刻后的凸點形貌如圖 6(c)所示,3# 蝕刻液抑制電鍍銅電偶腐蝕的效果比 2# 蝕刻液更明顯,但3#蝕刻液對錫、鎳表層有明顯腐蝕作用。

從 4# 蝕刻液的 v P 、v R 、v 0 可以看出,添加了復(fù)合型添加劑的蝕刻液在進行 RDL 銅蝕刻時,其 v R 低于v 0 ,這說明復(fù)合型添加劑對 v R 的抑制作用大于對 v 0 的抑制作用。使用 4# 蝕刻液時 v P 大于 v R ,說明復(fù)合型添加劑不能完全阻斷凸點銅的電偶腐蝕反應(yīng)。使用4# 蝕刻液蝕刻后的凸點形貌如圖 6(d)所示,可以看出,復(fù)合型添加劑對電偶腐蝕的抑制效果最明顯。據(jù)此,為驗證復(fù)合型添加劑對電鍍銅的吸附效果以及對凸點結(jié)構(gòu)表面的影響,對蝕刻后的晶圓進行 SEM 定位后使用 EDS 進行元素掃描。圖 7(a) 為回流前凸點銅的EDS 譜圖,回流前 EDS 掃描到凸點銅的位置(紅框位置)如圖 7(b)所示。

70157b66-b7f5-11ee-9b10-92fbcf53809c.png

從圖 7(a)可知,凸點銅表面有碳、氮、氧、銅四種元素,碳元素的質(zhì)量分?jǐn)?shù)為 1.3%,氮元素的質(zhì)量分?jǐn)?shù)為 0.1%,氧元素的質(zhì)量分?jǐn)?shù) 0.3%,銅元素的質(zhì)量分?jǐn)?shù)為 98.3%,這說明 4# 蝕刻液中的添加劑在凸點銅表面可以吸附微量有機物。

為保證有機物不影響凸點與基板的后續(xù)焊接工藝,需保證凸點結(jié)構(gòu)在金屬回流后,金屬表面吸附的添加劑可揮發(fā)或者升華。對使用 4# 蝕刻液蝕刻后的晶圓進行高溫回流處理,高溫回流溫度曲線如圖 7(c)所示,對回流后的凸點銅表面進行 EDS 掃描,EDS 掃描到凸點銅的位置(紅框位置)如圖 7(d)所示。根據(jù)圖7(c)的分析結(jié)果可以看出,在凸點銅表面不存在有機物殘留峰,即按照凸點工藝的常規(guī)條件處理后,可阻斷添加劑的有機物對凸點的污染。

4 結(jié)論

本文合理解釋了凸點銅在磷酸、雙氧水蝕刻液中存在的電偶腐蝕現(xiàn)象。凸點銅在此條件下的橫向蝕刻量可達 3.68 μm。相同條件下對比 RDL 銅的蝕刻量,因電偶腐蝕造成的橫向蝕刻量應(yīng)為 2.94 μm。據(jù)此計算,電偶腐蝕造成的凸點銅蝕刻厚度約為 PVD 銅蝕刻厚度(0.3 μm)的 4.9 倍。

通過分析 EDS 數(shù)據(jù)、蝕刻后形貌可知,在磷酸、雙氧水的蝕刻環(huán)境中,凸點結(jié)構(gòu)中的錫、鎳兩種金屬在蝕刻液中形成了具有保護作用的鈍化膜,致使錫、鎳元素在凸點的電偶腐蝕過程中得到保護。

使用具有絡(luò)合功能的苯并三氮唑作為添加劑,在添加質(zhì)量分?jǐn)?shù)為 0.1%的苯并三氮唑時,其對改善電偶腐蝕有明顯效果,相較于不含添加劑的蝕刻液,可降低凸點銅的橫向蝕刻量約 13%;使用對錫、鎳鈍化膜有破壞作用的鹽酸作為添加劑,在添加質(zhì)量分?jǐn)?shù)為0.2%的鹽酸時,經(jīng)蝕刻后鎳、錫表層有明顯腐蝕跡象,降低凸點銅的橫向蝕刻量約 38%;添加質(zhì)量分?jǐn)?shù)為1%的復(fù)合型添加劑,蝕刻后凸點的錫、鎳表層結(jié)構(gòu)完好,降低凸點銅的橫向蝕刻量約 82%,該蝕刻液表現(xiàn)最為優(yōu)良。

對使用復(fù)合型添加劑蝕刻液蝕刻后的凸點進行回流工藝的可靠性驗證。使用 EDS 對凸點表面進行元素分析,并未發(fā)現(xiàn)其他元素的殘留。

近期成為熱點的芯粒(Chiplet)技術(shù),是將多個具有特定功能的芯粒,通過先進封裝的形式組合在一起,最終形成一個系統(tǒng)芯片的過程。Chiplet 技術(shù)對先進封裝的工藝技術(shù)提出了新的挑戰(zhàn)。多芯片組合互聯(lián)過程所需的 RDL 銅線,在尺寸上會更?。ň€寬線距為1~2 μm),工藝過程所允許的 RDL 銅尺寸也將更?。?.2 μm 左右)。新技術(shù)的應(yīng)用對蝕刻液提出了更高的要求。后續(xù)將針對復(fù)合型添加劑在銅表面吸附保護以及減緩錫、鎳元素形成鈍化膜的作用機理展開深入研究,可以為 Chiplet 技術(shù)的應(yīng)用提供有效的蝕刻技術(shù)方案。

審核編輯 黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 半導(dǎo)體
    +關(guān)注

    關(guān)注

    334

    文章

    27367

    瀏覽量

    218821
  • 封裝
    +關(guān)注

    關(guān)注

    126

    文章

    7905

    瀏覽量

    142971
  • 電鍍
    +關(guān)注

    關(guān)注

    16

    文章

    456

    瀏覽量

    24133
  • 電偶
    +關(guān)注

    關(guān)注

    0

    文章

    50

    瀏覽量

    14922
  • 蝕刻
    +關(guān)注

    關(guān)注

    9

    文章

    414

    瀏覽量

    15391
收藏 人收藏

    評論

    相關(guān)推薦

    芯片濕法蝕刻工藝

    芯片濕法蝕刻工藝是一種在半導(dǎo)體制造中使用的關(guān)鍵技術(shù),主要用于通過化學(xué)溶液去除硅片上不需要的材料。 基本概念 濕法蝕刻是一種將硅片浸入特定的化學(xué)溶液中以去除不需要材料的工藝,廣泛應(yīng)用于半導(dǎo)體器件如芯片
    的頭像 發(fā)表于 12-27 11:12 ?87次閱讀

    聯(lián)獲得高通高性能計算先進封裝大單

    近日,據(jù)臺媒最新報道,聯(lián)成功奪得高通高性能計算(HPC)領(lǐng)域的先進封裝大單,這一合作將涵蓋AI PC、車用以及當(dāng)前熱門的AI服務(wù)器市場,甚至涉及高帶寬存儲器(HBM)的整合。 據(jù)悉,高通正計劃采用
    的頭像 發(fā)表于 12-20 14:54 ?270次閱讀

    聯(lián)拿下高通訂單!先進封裝不再一家獨大

    先進封裝領(lǐng)域爆紅,聯(lián)積極搶進并傳出捷報,奪下高通高速運算(HPC)先進封裝大單,將應(yīng)用在AI PC、車用,以及現(xiàn)在正熱的AI服務(wù)器市場,甚
    的頭像 發(fā)表于 12-18 11:00 ?177次閱讀

    【「大話芯片制造」閱讀體驗】+芯片制造過程工藝面面觀

    ,光刻工藝蝕刻工藝,離子注入工藝,化學(xué)機械拋光,清洗工藝,晶圓檢驗工藝。 后道工序包括組裝工藝
    發(fā)表于 12-16 23:35

    先進封裝中互連工藝凸塊、RDL、TSV、混合鍵合的新進展

    談一談先進封裝中的互連工藝,包括凸塊、RDL、TSV、混合鍵合,有哪些新進展?可以說,互連工藝先進封裝
    的頭像 發(fā)表于 11-21 10:14 ?805次閱讀
    <b class='flag-5'>先進</b><b class='flag-5'>封裝</b>中互連<b class='flag-5'>工藝</b>凸塊、RDL、TSV、混合鍵合的新進展

    半導(dǎo)體蝕刻工藝科普

    過度蝕刻暴露硅晶圓表面可能會導(dǎo)致表面粗糙。當(dāng)硅表面在HF過程中暴露于OH離子時,硅表面可能會變得粗糙。
    的頭像 發(fā)表于 11-05 09:25 ?253次閱讀
    半導(dǎo)體<b class='flag-5'>蝕刻工藝</b>科普

    簡述光刻工藝的三個主要步驟

    “ 光刻作為半導(dǎo)體中的關(guān)鍵工藝,其中包括3大步驟的工藝:涂膠、曝光、顯影。三個步驟有一個異常,整個光刻工藝都需要返工處理,因此現(xiàn)場異常的處理顯得尤為關(guān)鍵”
    的頭像 發(fā)表于 10-22 13:52 ?591次閱讀

    刻工藝的基本知識

    在萬物互聯(lián),AI革命興起的今天,半導(dǎo)體芯片已成為推動現(xiàn)代社會進步的心臟。而光刻(Lithography)技術(shù),作為先進制造中最為精細(xì)和關(guān)鍵的工藝,不管是半導(dǎo)體芯片、MEMS器件,還是微納光學(xué)元件都離不開光刻工藝的參與,其重要性不
    的頭像 發(fā)表于 08-26 10:10 ?834次閱讀
    光<b class='flag-5'>刻工藝</b>的基本知識

    玻璃電路板表面微蝕刻工藝

    玻璃表面蝕刻紋路由于5G時代玻璃手機后蓋流行成為趨勢,預(yù)測大部分中高端機型將采用玻璃作為手機的后蓋板。因此,基于玻璃材質(zhì)的微加工工藝也就成為CMF研究中不可回避的一個技術(shù)問題。而且,由玻璃材質(zhì)
    的頭像 發(fā)表于 07-17 14:50 ?567次閱讀
    玻璃電路板表面微<b class='flag-5'>蝕刻工藝</b>

    基于光譜共焦技術(shù)的PCB蝕刻檢測

    (什么是蝕刻?)蝕刻是一種利用化學(xué)強酸腐蝕、機械拋光或電化學(xué)電解對物體表面進行處理的技術(shù)。從傳統(tǒng)的金屬加工到高科技半導(dǎo)體制造,都在蝕刻技術(shù)的應(yīng)用范圍之內(nèi)。在印刷電路板(PCB)打樣中,
    的頭像 發(fā)表于 05-29 14:39 ?388次閱讀
    基于光譜共焦技術(shù)的PCB<b class='flag-5'>蝕刻</b>檢測

    通富微先進封裝項目簽約

    近日,集成電路封裝測試服務(wù)領(lǐng)軍企業(yè)通富微宣布,其先進封裝項目正式簽約落戶蘇錫通科技產(chǎn)業(yè)園區(qū)。通富微在全球擁有七大生產(chǎn)基地,分別位于南通、
    的頭像 發(fā)表于 05-23 09:40 ?882次閱讀

    臺積2023年報:先進制程與先進封裝業(yè)務(wù)成績

    據(jù)悉,臺積近期發(fā)布的2023年報詳述其先進制程與先進封裝業(yè)務(wù)進展,包括N2、N3、N4、N5、N6e等工藝節(jié)點,以及SoIC CoW、Co
    的頭像 發(fā)表于 04-25 15:54 ?691次閱讀

    先進封裝-低溫鍵合技術(shù)研究進展

    共讀好書 王帥奇 鄒貴生 劉磊 (清華大學(xué)) 摘要: Cu-Cu 低溫鍵合技術(shù)是先進封裝的核心技術(shù),相較于目前主流應(yīng)用的 Sn 基軟釬焊工藝,其互連節(jié)距更窄、導(dǎo)電導(dǎo)熱能力更強、可靠性更優(yōu). 文中對應(yīng)
    的頭像 發(fā)表于 03-25 08:39 ?760次閱讀
    <b class='flag-5'>先進</b><b class='flag-5'>封裝</b>中<b class='flag-5'>銅</b>-<b class='flag-5'>銅</b>低溫鍵合技術(shù)研究進展

    東京電子新型蝕刻機研發(fā)挑戰(zhàn)泛林集團市場領(lǐng)導(dǎo)地位

    根據(jù)已公開的研究報告,東京電子的新式蝕刻機具備在極低溫環(huán)境下進行高速蝕刻的能力。據(jù)悉,該機器可在33分鐘內(nèi)完成10微米的蝕刻工作。此外,設(shè)備使用了新開發(fā)的激光氣體,搭配氬氣和氟化碳?xì)怏w以提升
    的頭像 發(fā)表于 02-18 15:00 ?722次閱讀

    臺積先進封裝產(chǎn)能供不應(yīng)求

    因為AI芯片需求的大爆發(fā),臺積先進封裝產(chǎn)能供不應(yīng)求,而且產(chǎn)能供不應(yīng)求的狀況可能延續(xù)到2025年;這是臺積總裁魏哲家在法人說明會上透露的。 而且臺積
    的頭像 發(fā)表于 01-22 18:48 ?983次閱讀