0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA物理約束之布局約束

FPGA快樂學(xué)習(xí) ? 來源:FPGA快樂學(xué)習(xí) ? 2024-01-02 14:13 ? 次閱讀

5fd244cc-a6d5-11ee-8b88-92fbcf53809c.jpg

在進(jìn)行布局約束前,通常會對現(xiàn)有設(shè)計(jì)進(jìn)行設(shè)計(jì)實(shí)現(xiàn)(Implementation)編譯。在完成第一次設(shè)計(jì)實(shí)現(xiàn)編譯后,工程設(shè)計(jì)通常會不斷更新迭代,此時(shí)對于設(shè)計(jì)中一些固定不變的邏輯,設(shè)計(jì)者希望它們的編譯結(jié)果能夠保持穩(wěn)定不變,使用增量式編譯是一種選擇,而使用布局約束是另一種更靈活的選擇。此時(shí)的布局約束,通常不會針對用戶邏輯部分,而是針對一些相對固定的片內(nèi)存儲器或乘法器,基于第一次編譯的結(jié)果進(jìn)行固定布局約束的設(shè)計(jì)重用,保證后續(xù)每次新的編譯不再改變其布局位置,從而達(dá)到獲得相對穩(wěn)定的編譯結(jié)果的目的。

這類基于設(shè)計(jì)重用的布局約束,簡單易用,可以減少一定的編譯時(shí)間,也無需設(shè)計(jì)者對底層器件結(jié)構(gòu)非常了解。但也有其局限性,不適用于較大的設(shè)計(jì)變更,也不適合于固定太多的設(shè)計(jì)邏輯。因?yàn)檫@類設(shè)計(jì)重用,相當(dāng)于為前期設(shè)計(jì)鎖定了資源,使其占據(jù)了先發(fā)優(yōu)勢,而對于隨后的設(shè)計(jì)變更,則因?yàn)闊o法分配到較優(yōu)的資源,可能引起時(shí)序違規(guī)。因此,在實(shí)際工程應(yīng)用中,此類固定布局約束需要謹(jǐn)慎使用。

點(diǎn)擊OpenImplemented Design,進(jìn)入Implemented頁面。

Implemented頁面下,如圖1所示,點(diǎn)擊菜單Layout->Floorplanning。

5ff22c06-a6d5-11ee-8b88-92fbcf53809c.jpg

圖1Floorplanning菜單

接著,如圖2所示,點(diǎn)擊菜單Edit->Find。

5ffe427a-a6d5-11ee-8b88-92fbcf53809c.jpg

圖2 Find菜單

如圖3所示,在彈出的Find對話框中,設(shè)置Find為Cells,Properties為PRIMITIVE_TYPEis BMEM。即查找設(shè)計(jì)中已經(jīng)布局的所有Block Memory(FPGA片內(nèi)塊RAM)。

6006be3c-a6d5-11ee-8b88-92fbcf53809c.jpg

圖3 Find對話框

此時(shí),如圖4所示,在FindResults列表中,出現(xiàn)了所有搜索到的設(shè)計(jì)中使用了BMEM的Cell。

6012b07a-a6d5-11ee-8b88-92fbcf53809c.jpg

圖4 FindResults列表

如圖5所示,選中所有搜索到的RAMB36E1,右鍵單擊,彈出菜單中點(diǎn)擊FixCells,將所有已布局的BMEM的位置固定,使其在下一次編譯時(shí)不被移動(dòng)。

60232a68-a6d5-11ee-8b88-92fbcf53809c.jpg

圖5 FixCells菜單

如圖6所示,可以選擇FindResults中的任意一個(gè)Cell,查看其Cell Properties,其STATUS項(xiàng)都已被修改為了FIXED。

603eab94-a6d5-11ee-8b88-92fbcf53809c.jpg

圖6查看BMEM屬性

如圖7所示,可以直接點(diǎn)擊保存按鈕,覆蓋到當(dāng)前的xdc文件中。

60559318-a6d5-11ee-8b88-92fbcf53809c.jpg

圖7SaveConstraints按鈕

如圖8所示,也可以點(diǎn)擊菜單File->Constraints->SaveAs創(chuàng)建新方案存儲約束腳本。

605c18be-a6d5-11ee-8b88-92fbcf53809c.jpg

圖8SaveConstraints As菜單

如圖9所示,新的約束設(shè)置將會另存到新創(chuàng)建的約束方案constrs_2中。

6069bfbe-a6d5-11ee-8b88-92fbcf53809c.jpg

圖9SaveConstraints As對話框

最后,如圖10所示,在Source面板中可以看到,新創(chuàng)建的約束方案constrs_2被高亮為active狀態(tài),同時(shí)打開其下的約束文件at7.xdc,set_property BEL或set_property LOC腳本即剛添加的布局約束。重新編譯后,約束將會生效。

6070c372-a6d5-11ee-8b88-92fbcf53809c.jpg

圖10約束腳本文件

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1630

    文章

    21772

    瀏覽量

    604663
  • 存儲器
    +關(guān)注

    關(guān)注

    38

    文章

    7519

    瀏覽量

    164083
  • 約束
    +關(guān)注

    關(guān)注

    0

    文章

    82

    瀏覽量

    12748
  • 編譯
    +關(guān)注

    關(guān)注

    0

    文章

    660

    瀏覽量

    32929

原文標(biāo)題:物理約束實(shí)踐:基于設(shè)計(jì)重用的布局約束

文章出處:【微信號:FPGA快樂學(xué)習(xí),微信公眾號:FPGA快樂學(xué)習(xí)】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    Xilinx FPGA管腳物理約束介紹

    引言:本文我們簡單介紹下Xilinx FPGA管腳物理約束,包括位置(管腳)約束和電氣約束
    發(fā)表于 07-25 10:13 ?5040次閱讀

    FPGA時(shí)序約束衍生時(shí)鐘約束和時(shí)鐘分組約束

    FPGA設(shè)計(jì)中,時(shí)序約束對于電路性能和可靠性非常重要。在上一篇的文章中,已經(jīng)詳細(xì)介紹了FPGA時(shí)序約束的主時(shí)鐘約束。
    發(fā)表于 06-12 17:29 ?2828次閱讀

    FPGA時(shí)序約束建立時(shí)間和保持時(shí)間

    FPGA中時(shí)序約束是設(shè)計(jì)的關(guān)鍵點(diǎn)之一,準(zhǔn)確的時(shí)鐘約束有利于代碼功能的完整呈現(xiàn)。進(jìn)行時(shí)序約束,讓軟件布局布線后的電路能夠滿足使用的要求。
    發(fā)表于 08-14 17:49 ?1487次閱讀
    <b class='flag-5'>FPGA</b>時(shí)序<b class='flag-5'>約束</b><b class='flag-5'>之</b>建立時(shí)間和保持時(shí)間

    FPGA物理約束布線約束

    IS_ROUTE_FIXED命令用于指定網(wǎng)絡(luò)的所有布線進(jìn)行固定約束。進(jìn)入Implemented頁面后,Netlist窗口如圖1所示,其中Nets文件展開后可以看到工程中所有的布線網(wǎng)絡(luò)。
    的頭像 發(fā)表于 12-16 14:04 ?1289次閱讀
    <b class='flag-5'>FPGA</b><b class='flag-5'>物理</b><b class='flag-5'>約束</b><b class='flag-5'>之</b>布線<b class='flag-5'>約束</b>

    FPGA時(shí)序約束的幾種方法

    的文件qxp中,配和qsf文件中的粗略配置信息一起完成增量編譯。 4. 核心頻率約束+時(shí)序例外約束+I/O約束+LogicLock LogicLock是在FPGA器件底層進(jìn)行的
    發(fā)表于 06-02 15:54

    FPGA時(shí)序約束的幾種方法

    +I/O約束+LogicLock LogicLock是在FPGA器件底層進(jìn)行的布局約束。LogicLock的約束是粗粒度的,只規(guī)定設(shè)計(jì)頂層模
    發(fā)表于 12-27 09:15

    物理約束布局約束

    1. 單元布局約束set_property BELGTHE2_CHANNEL[get_cellsswitch_v2_i/srio_0/srio_gen2_0_inst
    發(fā)表于 09-26 15:32

    【MiniStar FPGA開發(fā)板】配套視頻教程——Gowin進(jìn)行物理和時(shí)序約束

    本視頻是MiniStar FPGA開發(fā)板的配套視頻課程,主要通過工程實(shí)例介紹Gowin的物理約束和時(shí)序約束,課程內(nèi)容包括gowin的管腳約束
    發(fā)表于 05-06 15:40

    FPGA約束設(shè)計(jì)和時(shí)序分析

    FPGA/CPLD的綜合、實(shí)現(xiàn)過程中指導(dǎo)邏輯的映射和布局布線。下面主要總結(jié)一下Xilinx FPGA時(shí)序約束設(shè)計(jì)和分析。
    發(fā)表于 09-21 07:45

    基于FPGA 和 SoC創(chuàng)建時(shí)序和布局約束以及其使用

    作時(shí)序和布局約束是實(shí)現(xiàn)設(shè)計(jì)要求的關(guān)鍵因素。本文是介紹其使用方法的入門讀物。 完成 RTL 設(shè)計(jì)只是 FPGA 設(shè)計(jì)量產(chǎn)準(zhǔn)備工作中的一部分。接下來的挑戰(zhàn)是確保設(shè)計(jì)滿足芯片內(nèi)的時(shí)序和性能要求。為此,您
    發(fā)表于 11-17 05:23 ?2802次閱讀
    基于<b class='flag-5'>FPGA</b> 和 SoC創(chuàng)建時(shí)序和<b class='flag-5'>布局</b><b class='flag-5'>約束</b>以及其使用

    FPGA設(shè)計(jì)約束技巧XDC約束I/O篇(下)

    XDC中的I/O約束雖然形式簡單,但整體思路和約束方法卻與UCF大相徑庭。加之FPGA的應(yīng)用特性決定了其在接口上有多種構(gòu)建和實(shí)現(xiàn)方式,所以從UCF到XDC的轉(zhuǎn)換過程中,最具挑戰(zhàn)的可以說便是本文將要
    發(fā)表于 11-17 19:01 ?7491次閱讀
    <b class='flag-5'>FPGA</b>設(shè)計(jì)<b class='flag-5'>約束</b>技巧<b class='flag-5'>之</b>XDC<b class='flag-5'>約束</b><b class='flag-5'>之</b>I/O篇(下)

    FPGA約束的詳細(xì)介紹

    介紹FPGA約束原理,理解約束的目的為設(shè)計(jì)服務(wù),是為了保證設(shè)計(jì)滿足時(shí)序要求,指導(dǎo)FPGA工具進(jìn)行綜合和實(shí)現(xiàn),約束是Vivado等工具努力實(shí)現(xiàn)
    發(fā)表于 06-25 09:14 ?6732次閱讀

    XDC約束物理約束的介紹

    觀看視頻,了解和學(xué)習(xí)有關(guān)XDC約束,包括時(shí)序,以及物理約束相關(guān)知識。
    的頭像 發(fā)表于 01-07 07:10 ?6254次閱讀
    XDC<b class='flag-5'>約束</b>及<b class='flag-5'>物理</b><b class='flag-5'>約束</b>的介紹

    簡述Xilinx FPGA管腳物理約束解析

    引言:本文我們簡單介紹下Xilinx FPGA管腳物理約束,包括位置(管腳)約束和電氣約束。
    的頭像 發(fā)表于 04-27 10:36 ?4660次閱讀
    簡述Xilinx <b class='flag-5'>FPGA</b>管腳<b class='flag-5'>物理</b><b class='flag-5'>約束</b>解析

    Xilinx FPGA約束設(shè)置基礎(chǔ)

    LOC約束FPGA設(shè)計(jì)中最基本的布局約束和綜合約束,能夠定義基本設(shè)計(jì)單元在FPGA芯片中的位置
    發(fā)表于 04-26 17:05 ?1264次閱讀
    Xilinx <b class='flag-5'>FPGA</b>的<b class='flag-5'>約束</b>設(shè)置基礎(chǔ)