0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

ChannelExpert平臺如何對DDR信號進行時域眼圖仿真分析

Xpeedic ? 來源:Xpeedic ? 2024-01-02 11:03 ? 次閱讀

前言

隨著云計算、互聯(lián)網(wǎng)和物聯(lián)網(wǎng)的快速發(fā)展,電子產(chǎn)業(yè)在半導體技術的推動下,產(chǎn)品的功能不斷增強,集成度不斷提高,信號速率不斷加快,產(chǎn)品的研發(fā)周期也日益縮短。由于電子產(chǎn)品持續(xù)向小型化、精密化和高速化發(fā)展,高速通道的設計需要全面考慮從發(fā)送端、過孔、傳輸線到接收端的整個通信鏈路,并支持對Buffer模型(IBIS/AMI)、S參數(shù)、傳輸線模型和Spice模型等的精確仿真。

ChannelExpert提供了一種快速、準確且簡單的方法來分析、評估和解決高速通道信號完整性問題,并內(nèi)置了業(yè)內(nèi)先進的時域仿真引擎Xspice、2D傳輸線求解器、卷積求解器以及高級分析模塊。

本文主要使用芯和半導體ChannelExpert平臺演示如何對DDR信號進行時域眼圖仿真分析,從而提升通道的整體性能。

ChannelExpert平臺簡介

芯和半導體的ChannelExpert平臺支持:數(shù)字電路拓撲抽取、高速串Serdes通道分析、DDR通道分析以及串擾前仿真等。

DDR仿真流程可以通過bus形式構建拓撲,進行瞬態(tài)、PDA、統(tǒng)計、卷積分析,支持并行總線的IBIS-AMI仿真。

Serdes統(tǒng)計眼圖分析,內(nèi)嵌統(tǒng)計眼圖仿真引擎,快速獲得準確的BER和浴盆曲線。

層次化原理圖支持用戶對所有感興趣的參數(shù)進行高級分析,如掃描、調(diào)諧、優(yōu)化、Yield和DOE分析。

支持靈活的后處理與結果分析,內(nèi)嵌的畫圖模塊可以方便顯示S參數(shù)、v/t曲線和眼圖等。

支持Python腳本錄制與回放功能。

ChannelExpert

DDR BUS時域眼圖仿真分析流程介紹

DDR信號的通道仿真主要分析數(shù)據(jù)和地址控制命令信號;數(shù)據(jù)信號的仿真又分為寫操作和讀操作。本流程以數(shù)據(jù)信號的寫操作仿真流程演示。

1.新建Channel仿真工程

打開ChannelExpert軟件,點擊Home菜單欄下的NewProject,選擇工程存放路徑,點擊“選擇文件夾”,新建工程Project1;點擊New Channel,生成Channel1仿真工程。

c29b3214-a6e7-11ee-8b88-92fbcf53809c.png

c2adf55c-a6e7-11ee-8b88-92fbcf53809c.png

圖1

新建Channel仿真工程

2.DDR Ctrl IBIS Model導入和Bus設置

右側Components窗口,Type下拉框選擇DDR,點擊IBISCtrl圖標,按住左鍵拖拽到編輯框內(nèi)。雙擊模塊進入模型導入對話框,點擊Browse選擇要導入的IBIS Model,點擊“打開”,完成模型導入 。

在Bus definitions欄分別定義Bus Group、Time Ref、Signal Names,點擊OK,完成Ctrl端模型及Bus設置。

c2bcda5e-a6e7-11ee-8b88-92fbcf53809c.png

c2cafe86-a6e7-11ee-8b88-92fbcf53809c.png

c2cafe86-a6e7-11ee-8b88-92fbcf53809c.png

c2ef9d36-a6e7-11ee-8b88-92fbcf53809c.png

圖2

DDR Ctrl IBIS Model導入和Bus設置

3.S參數(shù)模型導入

右側Components窗口,Type下拉框選擇Data Source,點擊S參數(shù)圖標,按住左鍵拖拽到編輯框內(nèi)。雙擊模塊進入S參數(shù)調(diào)用對話框,點擊Browse選擇要導入的S參數(shù),點擊“打開”,點擊OK導入S參數(shù)。

c3019fc2-a6e7-11ee-8b88-92fbcf53809c.png

c30ac872-a6e7-11ee-8b88-92fbcf53809c.png

圖3

S參數(shù) Model導入

點擊Bus Pins,進入Bus設置界面。左側同時選中同一器件的同一Byte信號,包含DQS,點擊“Combine into bus”完成一組Bus設置。設置完成可以對Signal Name重命名,方便后續(xù)查看信號。完成重命名后,選中全部信號,右鍵選擇Copy Signal,分別點擊其他Bus,在Signal Name欄右鍵選擇Paste Signal,完成所有Bus信號的重命名。

點擊OK,完成Bus設置。

在Pin Locations中可以通過拖拽完成Bus的連接方向的改變,點擊OK完成。

c31c33c8-a6e7-11ee-8b88-92fbcf53809c.png
c3292e8e-a6e7-11ee-8b88-92fbcf53809c.png
c3364f60-a6e7-11ee-8b88-92fbcf53809c.png

圖 4

S參數(shù)Bus設置

4.Memory IBIS Model導入和Bus設置

右側Components窗口,Type下拉框選擇DDR,點擊IBISMem圖標,按住左鍵拖拽到編輯框內(nèi)。雙擊模塊進入模型導入對話框,點擊Browse選擇要導入的IBIS Model,點擊“打開”,完成模型導入。

在Bus definitions欄分別定義Bus Group、Time Ref、Signal Names,點擊OK,完成Memory端模型及Bus設置。

c342ee1e-a6e7-11ee-8b88-92fbcf53809c.png

圖 5

Memory 端Bus設置

5.仿真鏈路搭建

點擊菜單欄“Wire”連接電路,或拖拽模塊使兩個模塊的引腳靠近也可以自動完成電路的連接。雙擊“Bus”互連線,可以顯示信號的連接關系。點擊Probe或者其下方的方塊,可以全部選擇或部分選擇查看信號的波形。不勾選Probe選項軟件默認也會輸出接收端的波形。

c3519fea-a6e7-11ee-8b88-92fbcf53809c.png

圖6

仿真鏈路搭建

6.求解設置

在左側工程樹Analysis處右鍵選擇Add Memory Analysis仿真器,該仿真器支持Tran、Stateye、PDA三種分析模式。這里以Tran仿真為例,設置好求解步長和仿真時間。設置好信號速率和讀寫方向。設置好Control和Memory端的模型。

定義好Rank的數(shù)量,設置好Active Rank。點擊OK,完成求解設置。

c35fb65c-a6e7-11ee-8b88-92fbcf53809c.png
c36f4c16-a6e7-11ee-8b88-92fbcf53809c.png

圖7

求解設置

7.求解分析

工程樹MemoryAnalysis處右鍵,選擇Analysis,軟件運行求解分析。

c379c1c8-a6e7-11ee-8b88-92fbcf53809c.png

圖 8

求解分析

8.仿真結果查看及測量

仿真結束后會自動生成波形,點擊左側工程樹Results下的TranAnalysis可以查看仿真波形。點擊上方V-T右側小三角,可以選擇V-T和EyeDiagram的視圖切換。眼圖視圖下,右鍵Measure->Configure Eye可以完成信號速率等設置。右鍵選擇Measure還可以完成眼罩的添加與刪除、眼圖的測量與刪除、PK-PK、Max、Min測量等。選擇“Add Eye Mask”,可以通過選擇信號的的type和speed自動產(chǎn)生Eye Mask,可以自動完成眼圖的測量。

c38e83ec-a6e7-11ee-8b88-92fbcf53809c.png

c3a4367e-a6e7-11ee-8b88-92fbcf53809c.pngc3b72824-a6e7-11ee-8b88-92fbcf53809c.png
c3c61e42-a6e7-11ee-8b88-92fbcf53809c.png

圖9

仿真結果查看及測量

總結

本文主要介紹了使用ChannelExpert搭建原理圖并進行時域眼圖仿真分析的流程,其中特別關注了DDR模塊及Bus總線連接的方式。采用Bus總線連接方式不僅提高了原理圖創(chuàng)建的效率,還能降低信號連接的錯誤率。

ChannelExpert中,內(nèi)置了業(yè)內(nèi)領先的時域仿真引擎Xspice,該引擎具有高度的準確性,可用于對高速并行和串行通道進行時域仿真分析,從而進一步提升通道的整體性能。通過深入的時域眼圖仿真分析,用戶能夠更全面地了解通道的信號完整性,為優(yōu)化設計和提高性能提供有力支持。







審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • DDR
    DDR
    +關注

    關注

    11

    文章

    712

    瀏覽量

    65344
  • PDA
    PDA
    +關注

    關注

    1

    文章

    242

    瀏覽量

    37829
  • 仿真分析
    +關注

    關注

    3

    文章

    105

    瀏覽量

    33659
  • python
    +關注

    關注

    56

    文章

    4797

    瀏覽量

    84690

原文標題:【應用案例】如何實現(xiàn) “DDR信號時域眼圖仿真分析”?

文章出處:【微信號:Xpeedic,微信公眾號:Xpeedic】歡迎添加關注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關推薦

    DDR3內(nèi)存的PCB仿真與設計

    本文主要使用了Cadence公司的時域分析工具對DDR3設計進行量化分析,介紹了影響信號完整性的
    發(fā)表于 07-24 11:11 ?5240次閱讀
    <b class='flag-5'>DDR</b>3內(nèi)存的PCB<b class='flag-5'>仿真</b>與設計

    如何使用SIwizard的功能進行分析

    的電路工具搭建電路, 將芯片的IBIS模型匯入進行波形的仿真, 而SIwizard可以通過選擇分析網(wǎng)絡和IBIS模型并設置分析條件輕松進行時域
    的頭像 發(fā)表于 12-28 16:57 ?2465次閱讀
    如何使用SIwizard的功能<b class='flag-5'>進行</b><b class='flag-5'>眼</b><b class='flag-5'>圖</b><b class='flag-5'>分析</b>

    OptiSystem與OptiSPICE的聯(lián)合使用:收發(fā)機電路的分析

    ,都可以用來分析OptiSPICE生成的數(shù)據(jù)。在本例中,OptiSPICE的輸出用于生成如圖6所示的。在運行OptiSystem仿真之前,重要的是要檢查OptiSystem中的
    發(fā)表于 12-10 08:59

    DDR3內(nèi)存的PCB仿真與設計

    了極大的挑戰(zhàn)?! ”疚闹饕褂昧薈adence公司的時域分析工具對DDR3設計進行量化分析,介紹了影響
    發(fā)表于 12-15 14:17

    測量 代表著什么? 該如何分析的好與壞?

    觀察,更好地進行分析和調(diào)試工作。這種功能也是作為儀器廠商目前唯一支持的。8、快速的測量 (一鍵式
    發(fā)表于 09-14 21:12

    詳解分析USB在布線中的信號完整性問題

    : 565.2 mV;Low level: -592.2 mV  通過以上仿真過程及結果得出:的各項數(shù)據(jù)可以體現(xiàn)信號分析的性能指標。最主
    發(fā)表于 06-12 09:51

    【案例分享】運用分析USB在布線中的信號完整性

    的,所以由PCB設計所引起的信號完整性問題是高速數(shù)字PCB(印制電路板)生產(chǎn)設計者必須關心的問題。本文通過Mentor信號完整性工具“Hyperlynx”進行仿真
    發(fā)表于 07-12 06:00

    DR3 數(shù)據(jù)測試-快速檢查信號質(zhì)量

    之后,可以使用模板測試、直方圖和自動測量等分析工具。顯示模板測試指示違規(guī)區(qū)域的寫周期測試 在 DRAM DDR3 接口測試中,一致性測試可根據(jù) JEDEC 標準
    發(fā)表于 02-06 20:19

    4點關鍵技巧,帶你一次了解示波器

    工程師們進一步了解PCB中的,如何形成以及所包含的信息以及如何根據(jù)的情況來對信號質(zhì)量進行
    發(fā)表于 03-02 18:19

    什么是時域和頻域?

    幅度的關系。時域分析與頻域分析信號進行時域分析時,有時一些
    發(fā)表于 07-25 07:32

    DDR 1&2&3的“讀”和“寫”分析

    DDR 1&2&3的“讀”和“寫”分析:現(xiàn)在不論做主板設計或測試的工程師,還是做內(nèi)存或DDR芯片設計或測試的工程師都會面臨這樣一個問題:
    發(fā)表于 09-14 08:05 ?35次下載

    利用DDR3數(shù)據(jù)測試來實現(xiàn)快速檢查信號質(zhì)量

    工程師要快速檢查信號質(zhì)量,測試有助于在極短時間內(nèi)獲悉信號完整性狀況。 測試 DDR 接口信號
    發(fā)表于 07-23 15:50 ?7363次閱讀
    利用<b class='flag-5'>DDR</b>3數(shù)據(jù)<b class='flag-5'>眼</b><b class='flag-5'>圖</b>測試來實現(xiàn)快速檢查<b class='flag-5'>信號</b>質(zhì)量

    如何利用ADS仿真軟件輔助進行DDR的電路仿真

    結果。幫助工程師減少設計風險,減少迭代次數(shù)。 ADS主要特性: 通過DDR Sim和Transient兩種仿真器,獲得時域
    的頭像 發(fā)表于 05-17 09:28 ?1.3w次閱讀
    如何利用ADS<b class='flag-5'>仿真</b>軟件輔助<b class='flag-5'>進行</b><b class='flag-5'>DDR</b>的電路<b class='flag-5'>仿真</b>?

    信號時域分析的步驟

    時域分析的步驟,以便更好地理解時域分析的過程。時域分析是一種通過
    的頭像 發(fā)表于 09-28 15:43 ?2299次閱讀
    <b class='flag-5'>信號</b><b class='flag-5'>時域</b><b class='flag-5'>分析</b>的步驟

    請問ADS里如何仿真得到時域信號的功率譜密度?

    請問ADS里如何仿真得到時域信號的功率譜密度,是有仿真控件還是需要寫計算方程呢? 在ADS中,可以使用頻譜分析工具來仿真
    的頭像 發(fā)表于 10-20 15:08 ?1773次閱讀