Si/SiGe多層堆疊的干法蝕刻

引言

近年來，硅/硅鍺異質(zhì)結(jié)構(gòu)已成為新型電子和光電器件的熱門課題。因此，人們對硅/硅鍺體系的結(jié)構(gòu)制造和輸運(yùn)研究有相當(dāng)大的興趣。在定義Si/SiGe中的不同器件時，反應(yīng)離子刻蝕法（RIE）在圖案轉(zhuǎn)移過程中起著重要的作用。這種制造過程通常需要與埋著的SiGe薄膜接觸。與這些埋地區(qū)域接觸需要蝕刻硅并在薄薄的SiGe層中停止。

因此，為了實(shí)現(xiàn)精確的圖案轉(zhuǎn)移，我們需要一種可控蝕刻的方法。不幸的是，針對SiGe選擇性的RIE技術(shù)尚未被發(fā)現(xiàn)。幸運(yùn)的是，利用光學(xué)發(fā)射光譜（OES）可以克服這種對硅蝕刻選擇性的不足。因此，我們研究了外延Si/SiGe多堆疊在Cl /SiCl /N氣體混合物中的干法蝕刻機(jī)理。

實(shí)驗(yàn)與討論

RIE實(shí)驗(yàn)是在傳統(tǒng)的反應(yīng)離子蝕刻系統(tǒng)中進(jìn)行的。在RIE之前，背景壓力低于10 Pa，晶片被放置在13.56 MHz射頻驅(qū)動的鋁陰極（直徑= 250 mm）覆蓋的一個石英板上。根據(jù)Si RIE的經(jīng)驗(yàn)，我們選擇了以下流速的Cl2/SiCl/N2、Cl2-8sccm、SiCl - 35 sccm、N2-50 sccm。使用氯是因?yàn)橛捎陔x子輔助蝕刻機(jī)制，它可以產(chǎn)生垂直的側(cè)壁。四氯化硅的加入有助于通過同時解吸來更好地控制溝槽的形成。

圖1顯示了樣品結(jié)構(gòu)的蝕刻演變。在等離子體點(diǎn)火后約60秒，其中去除天然氧化物膜和硅帽發(fā)生時，我們觀察到265 nm Ge發(fā)射線的強(qiáng)度從其基線上升。在第一次SiGe層蝕刻過程中近似恒定，如果RIE過程繼續(xù)進(jìn)入硅層，它則會減小到初始值。第二層掩埋SiGe膜的蝕刻特征是鍺發(fā)射線的反復(fù)增加強(qiáng)度。SiGe的蝕刻速率是Ge含量的函數(shù)，并隨著Ge含量的增加而增加。

圖1：SiGe/Si/SiGe/Si堆棧在RIE過程中，265nmGe譜線的發(fā)射強(qiáng)度隨時間的函數(shù)

結(jié)論

為了了解這種小的Ge富集蝕刻，英思特對表面進(jìn)行了XPS分析，并與足夠的未蝕刻樣品進(jìn)行了比較。英思特研究表明這種富集一些可能的原因有：與純硅的測量速率相比，SiGe合金中Ge的存在顯著增加了Si原子的揮發(fā)速率。此外，SiCln的較高揮發(fā)性（與GeCln相比）應(yīng)該會導(dǎo)致該化合物更快的去除，并導(dǎo)致表面輕微的Ge富集。此外，在完成RIE過程后或在AES測量之前的空氣接觸期間，高活性的SiGe表面氧化也會導(dǎo)致薄氧化物層下的Ge富集。

審核編輯 黃宇