怎樣減少路徑上的LUT個(gè)數(shù)使速度更快呢？
對FPGA設(shè)計(jì)而言如果想速度更快則應(yīng)當(dāng)努力減少路徑上LUT的個(gè)數(shù)，而不是邏輯級數(shù)。如果想面積更小則應(yīng)當(dāng)努力減少LUT的個(gè)數(shù)而不是邏輯門數(shù)。
如下圖：
采用圖a結(jié)構(gòu)，我們知道一個(gè)LUT只有一個(gè)輸出，因此前面的2輸入與門要占用一個(gè)LUT 后面的2個(gè)三輸入或門要各占用一個(gè)LUT 總共占用3個(gè)LUT LUT級數(shù)是2級。
采用圖b結(jié)構(gòu)，其實(shí)現(xiàn)結(jié)果等效于圖a結(jié)構(gòu)，雖然增加了一個(gè)2輸入與門并且邏輯級數(shù)與圖a一樣也是2級但我們根據(jù)LUT特點(diǎn)它只占用2個(gè)LUT：
2輸入與門和3輸入或門由一個(gè)LUT實(shí)現(xiàn)LUT級數(shù)只有1級，這就是一個(gè)門數(shù)增加邏輯級數(shù)未變但資源占用減少速度更快典型案例
審核編輯：劉清
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報(bào)投訴
-
FPGA設(shè)計(jì)
+關(guān)注
關(guān)注
9文章
428瀏覽量
26758 -
LUT
+關(guān)注
關(guān)注
0文章
50瀏覽量
12637
原文標(biāo)題：【FPGA】減少路徑上的LUT個(gè)數(shù)使速度更快
文章出處：【微信號：Open_FPGA，微信公眾號：OpenFPGA】歡迎添加關(guān)注！文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
CyU3PDmaMultiChannelCommitBuffer失敗后，如何使重置速度更快？
1) CyU3PDmaMultiChannelCommitBuffer 失敗后，如何使重置速度更快？
2) 如何將微控制器其他部分的內(nèi)存用于幀緩沖？
發(fā)表于 07-23 08:29
LUT實(shí)現(xiàn)的逆變器真的是FPGA上的逆變器嗎？
你好，當(dāng)我在原理圖視圖中單擊LUT時(shí)，它會按預(yù)期顯示逆變器。但我想知道它是通過逆變器在Xilinx FPGA上實(shí)現(xiàn)還是實(shí)際上原理圖不等同于FPGA的真相？謝謝，?以上來自于谷歌翻譯以下為原文Hi
發(fā)表于 01-29 09:22
Spartan 3器件上的專用乘法器路徑時(shí)間隨著階段數(shù)量的增加而減少
到的塊的數(shù)據(jù)表包含與乘法速度和流水線級數(shù)量相關(guān)的表格。 ）。我在18x18bit乘法器上使用17x17bit信號進(jìn)行了一些測試，以查看流水線級和速度之間的關(guān)系，以找到我設(shè)計(jì)的最佳級數(shù)。結(jié)果很奇怪。在
發(fā)表于 06-13 15:56
如何讓這個(gè)設(shè)計(jì)通過減少顏色量可能更快
/psoc-4-pioneer-kit-community-project060-psoc-4-mini-billboard我想讓這個(gè)設(shè)計(jì)通過減少顏色量可能更快。有人對此有經(jīng)驗(yàn)嗎？如何做到這一點(diǎn)呢？ 以上來自于百度翻譯 以下為
發(fā)表于 07-23 10:07
Kintex 7輸入IO焊盤和FF（片寄存器）之間的額外LUT是什么
在Kintex 7目標(biāo)（我正在使用xc7k410t）上，在P＆amp; R之后，我發(fā)現(xiàn)ISE在輸入焊盤和切片寄存器之間的每個(gè)數(shù)據(jù)網(wǎng)上放置了3個(gè)額外的LUT，充當(dāng)路徑引線。但是在設(shè)備利用
發(fā)表于 07-16 07:26
怎樣去解決NVIC_EnableIRQ使能無法進(jìn)行的問題呢
NVIC_EnableIRQ使能無法進(jìn)行這是為什么呢？怎樣去解決NVIC_EnableIRQ使能無法進(jìn)行的問題呢？
發(fā)表于 01-18 06:21
如何更快的使硬件數(shù)據(jù)傳到webservice服務(wù)接口呢
如何更快的使硬件數(shù)據(jù)傳到webservice服務(wù)接口呢？如何調(diào)試呢？
發(fā)表于 02-22 08:20
求助前輩們Verilog lut個(gè)數(shù)的問題
問一下這幾個(gè)模塊有幾個(gè)lut，因?yàn)槭切率?，不知道綜合出哪些函數(shù)，需要講函數(shù)來源細(xì)一些。然后是延遲上有什么，多少級lut。注：最后兩張圖片有示例調(diào)用。
發(fā)表于 12-13 14:03
如何使FRAM MCU速度更快所需功耗最低
、9uA就可以把數(shù)據(jù)寫完。通過比較可以看到，如果要寫很多數(shù)據(jù)到Flash等傳統(tǒng)存儲器里，F(xiàn)RAM速度會更快而所需功耗卻最低。從擦寫數(shù)據(jù)次數(shù)來看，一般存儲器寫一萬來次就到了極限，可FRAM可以在寫了10次方后仍可繼續(xù)進(jìn)行擦寫操作。由于FRAM
發(fā)表于 11-16 10:21
?8次下載
工商網(wǎng)監(jiān)
評論