0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Chiplet 互聯(lián):生于挑戰(zhàn),贏于生態(tài)

奇異摩爾 ? 來源: 奇異摩爾 ? 2023-12-19 11:12 ? 次閱讀

12月13日,第七屆中國系統(tǒng)級封裝大會(SiP China 2023)在上海舉辦,奇異摩爾聯(lián)合創(chuàng)始人兼產(chǎn)品及解決方案副總裁??|發(fā)表了《Chiplet和網(wǎng)絡(luò)加速,互連定義計算時代的兩大關(guān)鍵技術(shù)》的主題演講。

119fb16a-9b20-11ee-8b88-92fbcf53809c.jpg

為應(yīng)對存儲、面積、功耗和功能四大發(fā)展瓶頸,芯粒(Chiplet)異質(zhì)集成及互聯(lián)技術(shù)已成為集成電路發(fā)展的突破口和全行業(yè)的共識。這項不過兩、三年前還停留在“少數(shù)大廠孤軍奮戰(zhàn)層面”的技術(shù),如今在先進封裝技術(shù)和應(yīng)用浪潮的推動下,正加速產(chǎn)業(yè)分工與落地。

SiP China 2023上,我們欣喜的看到,從EDA、芯粒設(shè)計、芯粒整合、芯粒封測到終端制造,這條為行業(yè)呼吁許久的Chiplet產(chǎn)業(yè)鏈,正逐漸成型,并顯現(xiàn)出對共同成長、協(xié)作的期許。

SiP大會主席芯和創(chuàng)始人兼CEO凌峰表示,Chiplet的發(fā)展呈現(xiàn)四大趨勢:1、大規(guī)模高性能計算芯片推動Chiplet技術(shù)持續(xù)演進,面臨的挑戰(zhàn)將逐步得到改善;2,后摩爾時代,Chiplet架構(gòu)的應(yīng)用將從集群數(shù)據(jù)中心側(cè)逐步向邊緣和終端下沉,算力普惠的時刻即將到來;3,Chiplet使半導(dǎo)體的產(chǎn)業(yè)生態(tài)更加開放多元,并催生了新的商業(yè)模式與機遇;4,全球供應(yīng)鏈受復(fù)雜局勢影響,助力并加速了Chiplet的產(chǎn)業(yè)發(fā)展,自主創(chuàng)新與兼容互通已成為主旋律。

SEMI項目總監(jiān)顧文認為,IC芯片去庫存或已見尾聲。隨著PC與消費市場的復(fù)蘇預(yù)期,全球半導(dǎo)體景氣度預(yù)計在2024年開始回升。作為被行業(yè)寄予厚望的技術(shù),Chiplet由于其兼容性問題,需要上下游企業(yè)的協(xié)同發(fā)展。而市場復(fù)蘇的機遇將進一步推進Chiplet發(fā)展。

阿里云智能集團首席云服務(wù)架構(gòu)師陳健則指出,在急劇膨脹的算力需求和極為高昂的芯片成本的矛盾背景下,Chiplet已成為重要的產(chǎn)業(yè)突破口,其核心優(yōu)勢在于可以提供良率、制程優(yōu)化(如IODie等互聯(lián)芯粒對較為成熟制程的使用)、芯粒復(fù)用(其中包含同一代芯粒產(chǎn)品在不同SKU中的復(fù)用,IOD在不同代產(chǎn)品間的復(fù)用),以及萌發(fā)新的商業(yè)形態(tài)(如設(shè)計及出售芯粒產(chǎn)品的公司,收購多方芯粒并制成成品芯片的公司),這種高度產(chǎn)業(yè)分工協(xié)作會提高行業(yè)進化效率。

在Chiplet生態(tài)中,芯粒的設(shè)計和制造僅僅是第一步。未來的挑戰(zhàn),將集中在于如何以通用的互聯(lián)技術(shù)、產(chǎn)品,將來自多方的芯粒整合在一起,讓這些芯粒能夠協(xié)同工作如一個整體,實現(xiàn)更高的帶寬和更低的延遲。

來自多方的芯粒必須以一種通用的協(xié)議和互聯(lián)技術(shù)整合在一起,為實現(xiàn)這個目標,既需要互聯(lián)技術(shù)的創(chuàng)新,也需要上下游企業(yè)的協(xié)同。這也是UCIe成立的初衷:通過協(xié)會促進整個開放生態(tài)的建設(shè),讓Chiplet發(fā)揚光大。

奇異摩爾產(chǎn)品及解決方案副總裁??|表示,隨著單芯片內(nèi),核心數(shù)量和芯粒數(shù)量的增長,Chiplet芯片已逐漸由Multi-Die轉(zhuǎn)向Central IO Die,即把互聯(lián)單元集中在一起,從而使多芯粒間高速、低延遲的互聯(lián)成為可能;隨著Chiplet的進一步發(fā)展,以IO Die、3D Base Die為代表的通用互聯(lián)芯粒必將成為下一個應(yīng)用熱點。

作為國內(nèi)首批專注于互聯(lián)芯粒的企業(yè),奇異摩爾基于對Chiplet生態(tài)的深度理解及趨勢的預(yù)測,建立了一整套從2.5D-3D的完整互聯(lián)產(chǎn)品體系,包含Die2Die IP、2.5D interposer、2.5D IO Die、3D Base Die等產(chǎn)品,廣泛適用于數(shù)據(jù)中心、自動駕駛等多應(yīng)用場景。奇異摩爾致力于通過自身的互聯(lián)技術(shù)優(yōu)勢,與生態(tài)伙伴緊密合作,為廣大客戶提供更為高效的互聯(lián)解決方案。

11ae3dc0-9b20-11ee-8b88-92fbcf53809c.jpg

在SiP現(xiàn)場,我們可以感受到,這種對生態(tài)協(xié)作的殷切期待,已深植在Chiplet產(chǎn)業(yè)鏈的DNA中。奇異摩爾借這場盛會,再次呼吁更多企業(yè)加入Chiplet與互聯(lián)的生態(tài)建設(shè),讓這場名為Chiplet的旅程迸發(fā)出更為長遠而深厚的價值,共同塑造新時代的IC生態(tài)。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • IC
    IC
    +關(guān)注

    關(guān)注

    36

    文章

    5950

    瀏覽量

    175591
  • SiP
    SiP
    +關(guān)注

    關(guān)注

    5

    文章

    504

    瀏覽量

    105323
  • 系統(tǒng)級封裝
    +關(guān)注

    關(guān)注

    0

    文章

    35

    瀏覽量

    9092
  • chiplet
    +關(guān)注

    關(guān)注

    6

    文章

    432

    瀏覽量

    12593
  • 奇異摩爾
    +關(guān)注

    關(guān)注

    0

    文章

    49

    瀏覽量

    3413
  • 先進封裝
    +關(guān)注

    關(guān)注

    2

    文章

    404

    瀏覽量

    246
  • 芯粒
    +關(guān)注

    關(guān)注

    0

    文章

    59

    瀏覽量

    135

原文標題:Chiplet&互聯(lián):生于挑戰(zhàn),贏于生態(tài)

文章出處:【微信號:奇異摩爾,微信公眾號:奇異摩爾】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    高帶寬Chiplet互連的技術(shù)、挑戰(zhàn)與解決方案

    引言 人工智能(AI)和機器學(xué)習(xí)(ML)技術(shù)的需求正以驚人的速度增長,遠超摩爾定律的預(yù)測。自2012年以來,AI計算需求以每年4.1倍的速度指數(shù)增長,為半導(dǎo)體制程縮放和集成帶來重大挑戰(zhàn)。為應(yīng)對這些
    的頭像 發(fā)表于 12-06 09:14 ?229次閱讀
    高帶寬<b class='flag-5'>Chiplet</b>互連的技術(shù)、<b class='flag-5'>挑戰(zhàn)</b>與解決方案

    Cadence推出基于Arm的系統(tǒng)Chiplet

    近日,Cadence宣布其首款基于 Arm 的系統(tǒng)級小芯片(Chiplet)開發(fā)成功并流片,這是一項突破性成就。這項創(chuàng)新標志著芯片技術(shù)的關(guān)鍵進步,展現(xiàn)了 Cadence 致力通過其芯片架構(gòu)和框架推動行業(yè)領(lǐng)先解決方案的承諾。
    的頭像 發(fā)表于 11-28 15:35 ?243次閱讀
    Cadence推出基于Arm的系統(tǒng)<b class='flag-5'>Chiplet</b>

    最新Chiplet互聯(lián)案例解析 UCIe 2.0最新標準解讀

    單個芯片性能提升的有效途徑?? ? 隨著半導(dǎo)體制程不斷逼近物理極限,越來越多的芯片廠商為了提升芯片性能和效率開始使用Chiplet技術(shù),將多個滿足特定功能的芯粒單元通過Die-to-Die互聯(lián)技術(shù)
    的頭像 發(fā)表于 11-05 11:39 ?989次閱讀
    最新<b class='flag-5'>Chiplet</b><b class='flag-5'>互聯(lián)</b>案例解析 UCIe 2.0最新標準解讀

    IMEC組建汽車Chiplet聯(lián)盟

    來源:芝能智芯 微電子研究中心imec宣布了一項旨在推動汽車領(lǐng)域Chiplet技術(shù)發(fā)展的新計劃。 這項名為汽車Chiplet計劃(ACP)的倡議,吸引了包括Arm、ASE、寶馬、博世、Cadence
    的頭像 發(fā)表于 10-15 13:36 ?276次閱讀
    IMEC組建汽車<b class='flag-5'>Chiplet</b>聯(lián)盟

    西門子EDA創(chuàng)新解決方案確保Chiplet設(shè)計的成功應(yīng)用

    這些要求,因此,多芯片集成(如Chiplet設(shè)計)成為了一種新的趨勢。 ? Chiplet設(shè)計 帶來的挑戰(zhàn)及行業(yè)解決方案 Chiplet設(shè)計帶來了許多優(yōu)勢,同時也帶來了眾多新的
    的頭像 發(fā)表于 07-24 17:13 ?592次閱讀

    SwanLinkOS首批實現(xiàn)與HarmonyOS NEXT互聯(lián)互通,軟通動力子公司鴻湖萬聯(lián)助力鴻蒙生態(tài)統(tǒng)一互聯(lián)

    SwanLinkOS首批實現(xiàn)與HarmonyOSNEXT互聯(lián)互通,率先攻克基于OpenHarmony互聯(lián)互通的關(guān)鍵技術(shù)挑戰(zhàn),助力鴻蒙生態(tài)統(tǒng)一互聯(lián)
    的頭像 發(fā)表于 07-02 09:57 ?511次閱讀
    SwanLinkOS首批實現(xiàn)與HarmonyOS NEXT<b class='flag-5'>互聯(lián)</b>互通,軟通動力子公司鴻湖萬聯(lián)助力鴻蒙<b class='flag-5'>生態(tài)</b>統(tǒng)一<b class='flag-5'>互聯(lián)</b>

    英特爾推出集成光學(xué)計算互聯(lián)OCI Chiplet芯片

    在全球信息技術(shù)飛速發(fā)展的今天,數(shù)據(jù)傳輸速度和效率成為了決定科技競爭力的關(guān)鍵因素之一。英特爾,作為全球領(lǐng)先的半導(dǎo)體公司,始終站在技術(shù)革新的前沿。近日,英特爾宣布了一項具有劃時代意義的里程碑成果——集成光學(xué)計算互聯(lián)(OCI)chiplet芯片,這一突破性的技術(shù)將在高速數(shù)據(jù)傳輸
    的頭像 發(fā)表于 06-28 10:55 ?1455次閱讀

    智造賦能,生態(tài),生態(tài)大會探討前沿生態(tài)合作模式!

    資源優(yōu)勢,加強工作聯(lián)動,促進資源共享,實現(xiàn)優(yōu)勢互補,共同拓展雙方行業(yè)合作市場空間,實現(xiàn)互利共、高質(zhì)量發(fā)展。 ? 近期,以“智造賦能,生態(tài)”為主題的云智匯生態(tài)大會集聚眾多領(lǐng)先企業(yè)的
    的頭像 發(fā)表于 06-26 11:17 ?385次閱讀

    Chiplet是否也走上了集成競賽的道路?

    Chiplet會將SoC分解成微小的芯片,各公司已開始產(chǎn)生新的想法、工具和“Chiplet平臺”,旨在將這些Chiplet橫向或縱向組裝成先進的SiP(system-in- package)形式。
    的頭像 發(fā)表于 02-23 10:35 ?924次閱讀
    <b class='flag-5'>Chiplet</b>是否也走上了集成競賽的道路?

    臺積電推新封裝平臺,提升高性能計算與人工智能芯片互聯(lián)與性能

    臺積電業(yè)務(wù)開發(fā)高級副總裁張曉強在會議發(fā)言中指出該項技術(shù)主要致力提升AI加速器性能。隨著HBM高帶寬存儲芯片及chiplet小芯片數(shù)量的增多,需要更多的功能元件與片上基板,從而面臨巨大的互聯(lián)及電源
    的頭像 發(fā)表于 02-21 16:39 ?708次閱讀

    什么是Chiplet技術(shù)?

    什么是Chiplet技術(shù)?Chiplet技術(shù)是一種在半導(dǎo)體設(shè)計和制造中將大型芯片的不同功能分解并分散實現(xiàn)在多個較小和專用的芯片(Chiplets)上的方法。這些較小的芯片隨后通過高速互連方式集成到一個封裝中,共同實現(xiàn)全功能的芯片系統(tǒng)。
    的頭像 發(fā)表于 01-25 10:43 ?2194次閱讀
    什么是<b class='flag-5'>Chiplet</b>技術(shù)?

    Chiplet技術(shù)對英特爾和臺積電有哪些影響呢?

    Chiplet,又稱芯片堆疊,是一種模塊化的半導(dǎo)體設(shè)計和制造方法。由于集成電路(IC)設(shè)計的復(fù)雜性不斷增加、摩爾定律的挑戰(zhàn)以及多樣化的應(yīng)用需求,Chiplet技術(shù)應(yīng)運而生。
    的頭像 發(fā)表于 01-23 10:49 ?919次閱讀
    <b class='flag-5'>Chiplet</b>技術(shù)對英特爾和臺積電有哪些影響呢?

    Chiplet對英特爾和臺積電有何顛覆性

    Chiplets(芯片堆疊)并不新鮮。其起源深深植根半導(dǎo)體行業(yè),代表了設(shè)計和制造集成電路的模塊化方法。為了應(yīng)對最近半導(dǎo)體設(shè)計復(fù)雜性日益增加帶來的挑戰(zhàn),chiplet的概念得到了激發(fā)。以下是有關(guān)
    的頭像 發(fā)表于 01-19 09:45 ?641次閱讀

    Chiplet成大芯片設(shè)計主流方式,開啟IP復(fù)用新模式

    照不同的計算單元或功能單元對其進行分解,然后每個單元選擇最適合的工藝制程進行制造,再將這些模塊化的裸片互聯(lián)起來,降低芯片設(shè)計的成本和難度。 ? Chiplet模型已經(jīng)被證明是可行的,目前AMD、英特爾、博通和Marvell等公司都已經(jīng)推出自己的
    的頭像 發(fā)表于 01-12 00:55 ?2116次閱讀

    什么是Chiplet技術(shù)?Chiplet技術(shù)有哪些優(yōu)缺點?

    Chiplet技術(shù)是一種將集成電路設(shè)計和制造的方法,其中一個芯片被分割成多個較小的獨立單元,這些單元通常被稱為“chiplets”。每個chiplet可以包含特定的功能塊、處理器核心、內(nèi)存單元或其他
    的頭像 發(fā)表于 01-08 09:22 ?5206次閱讀