0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Multi-Die系統(tǒng)驗(yàn)證很難嗎?Multi-Die系統(tǒng)驗(yàn)證的三大挑戰(zhàn)

新思科技 ? 來(lái)源:新思科技 ? 2023-12-12 17:19 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

在當(dāng)今時(shí)代,摩爾定律帶來(lái)的收益正在不斷放緩,而Multi-Die系統(tǒng)提供了一種途徑,通過(guò)在單個(gè)封裝中集成多個(gè)異構(gòu)裸片(小芯片),能夠?yàn)橛?jì)算密集型應(yīng)用降低功耗并提高性能。正因如此,Multi-Die系統(tǒng)正迅速成為超大規(guī)模用戶(hù)、自動(dòng)駕駛汽車(chē)開(kāi)發(fā)者和移動(dòng)設(shè)備開(kāi)發(fā)者的首選架構(gòu)。

雖然Multi-Die系統(tǒng)開(kāi)發(fā)可以遵循與單片式SoC類(lèi)似的驗(yàn)證流程,但是每一步都必須從單個(gè)裸片到整個(gè)系統(tǒng)的角度進(jìn)行綜合考慮。這是否意味著Multi-Die系統(tǒng)的驗(yàn)證會(huì)更加困難?當(dāng)然,開(kāi)發(fā)者會(huì)遇到一些獨(dú)特的挑戰(zhàn),但只要運(yùn)用合適的框架、流程和技術(shù),這些挑戰(zhàn)都是可以克服的。

Multi-Die系統(tǒng)驗(yàn)證的三大挑戰(zhàn)

Multi-Die系統(tǒng)可能包括:

通過(guò)中介層連接多個(gè)小芯片的2.5D封裝

具有規(guī)則結(jié)構(gòu)的3D堆疊(如存儲(chǔ)器和FPGA

安裝在中介層/橋接上的異構(gòu)堆疊

遞歸復(fù)合構(gòu)造方式,其本質(zhì)上是多層彼此堆疊,通過(guò)對(duì)系統(tǒng)進(jìn)行分區(qū)來(lái)平衡吞吐量和能耗

這些配置都分別代表了一種組合方式,它們通過(guò)通信結(jié)構(gòu)相互連接各種單獨(dú)制造的裸片來(lái)實(shí)現(xiàn)大規(guī)模設(shè)計(jì)。此外,開(kāi)發(fā)者還需要考慮一系列新組件,其中包括凸塊、微凸塊、硅通孔(TSV)、中介層和互連橋接。由于規(guī)模和復(fù)雜性增加,單片式SoC中常用的增量式優(yōu)化設(shè)計(jì)流程在這里行不通。對(duì)于單片式SoC,在架構(gòu)設(shè)計(jì)完成后,開(kāi)發(fā)者通常會(huì)編寫(xiě)RTL和測(cè)試,發(fā)現(xiàn)潛在的問(wèn)題,并根據(jù)需要更改架構(gòu)和循環(huán)重復(fù)這三個(gè)步驟。然后,開(kāi)發(fā)者會(huì)進(jìn)行綜合、時(shí)序分析、再次更改、功耗估算、再次更改等等工作。這些增量式優(yōu)化步驟會(huì)一直持續(xù)下去,直到設(shè)計(jì)方案趨于完善并成為物理芯片。但這樣的流程并不適合Multi-Die系統(tǒng)架構(gòu),因?yàn)樵贛ulti-Die系統(tǒng)架構(gòu)中,所有裸片都已制造完成,并且所有組件都必須從系統(tǒng)級(jí)角度進(jìn)行驗(yàn)證。因此,開(kāi)發(fā)者需要將系統(tǒng)級(jí)聚合概念整合到這一流程中。

下面將重點(diǎn)介紹Multi-Die系統(tǒng)驗(yàn)證的三大挑戰(zhàn)以及如何克服這些挑戰(zhàn):

1. 系統(tǒng)驗(yàn)證必須驗(yàn)證架構(gòu)設(shè)計(jì)期間所作的假設(shè),需要考慮的參數(shù)包括Die-to-Die通信、延遲、抖動(dòng)、一致性、功耗、交付承諾以及錯(cuò)誤。相比之下,單片式SoC只需要考慮延遲。采用標(biāo)準(zhǔn)Die-to-Die接口(比如通用芯?;ミB技術(shù)(UCIe)IP以及驗(yàn)證IP)可以緩解簡(jiǎn)化Multi-Die系統(tǒng)所面臨的這一挑戰(zhàn)。

2. 設(shè)計(jì)規(guī)模和復(fù)雜性加劇了驗(yàn)證難度。對(duì)此,可以借助可擴(kuò)展的仿真與硬件加速模型以及系統(tǒng)集成方法學(xué)來(lái)獲得所需的容量和性能。


3. 確定驗(yàn)證完成的時(shí)間是困難的。裸片層面的錯(cuò)誤無(wú)法在系統(tǒng)層面進(jìn)行修復(fù),因此必須對(duì)各個(gè)裸片進(jìn)行詳盡驗(yàn)證并實(shí)現(xiàn)全面的功能覆蓋。這樣一來(lái),系統(tǒng)級(jí)驗(yàn)證就可以使用明確的覆蓋模型,重點(diǎn)關(guān)注各種場(chǎng)景,例如,確保數(shù)據(jù)到達(dá)正確的位置并符合預(yù)期的吞吐量和延遲。

采用系統(tǒng)級(jí)驗(yàn)證方法搶占先機(jī)

作為最佳實(shí)踐,開(kāi)發(fā)者設(shè)計(jì)團(tuán)隊(duì)必須從整個(gè)系統(tǒng)的角度,對(duì)Multi-Die設(shè)計(jì)進(jìn)行建模、布局和驗(yàn)證。這時(shí),許多設(shè)計(jì)層面的考量和優(yōu)化方案(從水平/垂直分區(qū)及布局,到Die-to-Die通信、功耗和散熱考量)都必須從架構(gòu)角度做出決策。這些工作大部分都必須盡早執(zhí)行,以便能夠做出調(diào)整來(lái)優(yōu)化設(shè)計(jì),不然之后可能就無(wú)法再更改。一個(gè)端到端協(xié)同探索與協(xié)同優(yōu)化各種技術(shù)、架構(gòu)和算法的框架對(duì)于架構(gòu)探索十分有利,有助于快速估算一系列工作負(fù)載的PPA。

然而,在驗(yàn)證Multi-Die系統(tǒng)時(shí),在各個(gè)獨(dú)立模塊完成開(kāi)發(fā)和驗(yàn)證并且系統(tǒng)組裝完畢之后,還需要對(duì)系統(tǒng)進(jìn)行整體驗(yàn)證。這一流程與板級(jí)驗(yàn)證非常類(lèi)似,可以采用模塊化方法。

因此,Multi-Die系統(tǒng)驗(yàn)證應(yīng)重點(diǎn)關(guān)注以下方面:

涉及多個(gè)裸片的復(fù)雜功能

Multi-Die功能的性能表現(xiàn)

功能場(chǎng)景

基本功能測(cè)試是指對(duì)系統(tǒng)中所有裸片的RTL進(jìn)行組裝和仿真。但如果仿真可能存在編譯問(wèn)題(需要避免名稱(chēng)沖突)和容量問(wèn)題(計(jì)算服務(wù)器可能沒(méi)有足夠的內(nèi)存來(lái)構(gòu)建和執(zhí)行仿真),應(yīng)該怎么辦?可以復(fù)用和/或同步裸片級(jí)測(cè)試平臺(tái)嗎?仿真可以分布到多臺(tái)服務(wù)器上嗎?

在組裝Multi-Die系統(tǒng)進(jìn)行仿真時(shí),使用單個(gè)可執(zhí)行文件來(lái)仿真系統(tǒng)聚合是一種高效且有效的方法。然而,簡(jiǎn)單地將所有裸片編譯在一起很可能會(huì)引發(fā)名稱(chēng)沖突。如果能夠在單獨(dú)的庫(kù)中分析每個(gè)裸片,會(huì)怎樣呢?在這種情況下,多個(gè)裸片可以使用相同的名稱(chēng)(或模塊),而不會(huì)引發(fā)名稱(chēng)沖突。系統(tǒng)組裝應(yīng)該只需頂層組裝和配置文件,而無(wú)需更改裸片代碼。

解決容量和性能問(wèn)題

為了加快裸片的異構(gòu)集成速度,新思科技綜合的Multi-Die系統(tǒng)解決方案包括各種電子設(shè)計(jì)自動(dòng)化(EDA)和IP產(chǎn)品,支持早期架構(gòu)探索、快速的軟件開(kāi)發(fā)和系統(tǒng)驗(yàn)證、高效的裸片/封裝協(xié)同設(shè)計(jì)、穩(wěn)健健壯安全的Die-to-Die連接,并有助于提高制造水平和可靠性。對(duì)于Multi-Die系統(tǒng)驗(yàn)證,該解決方案的兩個(gè)關(guān)鍵組成部分是新思科技Platform Architect虛擬原型解決方案和新思科技VCS功能驗(yàn)證解決方案。Platform Architect解決方案支持進(jìn)行虛擬原型制作,從而實(shí)現(xiàn)早期架構(gòu)探索以及早期軟件開(kāi)發(fā)和硬件性能驗(yàn)證。

VCS解決方案具有表現(xiàn)非常出色的仿真和約束條件解算器引擎,能夠幫助開(kāi)發(fā)者實(shí)現(xiàn)驗(yàn)證流程左移,在設(shè)計(jì)周期的早期即可開(kāi)始驗(yàn)證。VCS解決方案還包含一項(xiàng)新的功能,支持通過(guò)多個(gè)可執(zhí)行文件將大型仿真任務(wù)分解為若干較小部分運(yùn)行,實(shí)現(xiàn)對(duì)Multi-Die系統(tǒng)的分布式仿真,從而解決驗(yàn)證容量與可擴(kuò)展性方面的問(wèn)題。新思科技的其中一家客戶(hù)表示,與傳統(tǒng)方案相比,分布式仿真方案使得多芯片GPU的仿真速度提高了2倍。

在Multi-Die系統(tǒng)領(lǐng)域,仿真與硬件加速系統(tǒng)的容量已經(jīng)成為了一個(gè)問(wèn)題,因?yàn)閱闻_(tái)計(jì)算服務(wù)器無(wú)法對(duì)系統(tǒng)中的所有裸片與內(nèi)存進(jìn)行仿真。分布式仿真可以解決這個(gè)問(wèn)題。新思科技的十億門(mén)級(jí)ZeBu模塊化硬件加速系統(tǒng)為開(kāi)發(fā)者提供了所需的容量,讓開(kāi)發(fā)者能夠以可擴(kuò)展和可伸縮的方式驗(yàn)證整個(gè)系統(tǒng),而云端混合硬件加速系統(tǒng)則提供了更多方法來(lái)減少容量限制并提供更高的吞吐量。

在驗(yàn)證流程的最后一步,開(kāi)發(fā)者需要將整個(gè)Multi-Die系統(tǒng)連接到實(shí)際的測(cè)試儀,或至少連接到代表現(xiàn)實(shí)運(yùn)行狀況的虛擬測(cè)試儀。只有這樣,系統(tǒng)才能得到充分驗(yàn)證。新思科技提供了各種模型、事務(wù)處理器(包括虛擬測(cè)試儀)和速度適配器,這些可以與硬件加速器搭配使用,從而加快系統(tǒng)驗(yàn)證速度。

總結(jié)

Multi-Die系統(tǒng)的出現(xiàn)讓開(kāi)發(fā)者能夠加速擴(kuò)展系統(tǒng)功能、降低開(kāi)發(fā)風(fēng)險(xiǎn)、縮短產(chǎn)品上市時(shí)間并更輕松地打造新的產(chǎn)品版本。由于Multi-Die系統(tǒng)的各個(gè)組件之間更加相互依賴(lài),驗(yàn)證流程也變得更為復(fù)雜。每個(gè)裸片都必須經(jīng)過(guò)充分的單獨(dú)驗(yàn)證,與此同時(shí),整個(gè)系統(tǒng)也必須經(jīng)過(guò)充分的整體驗(yàn)證。為確保Multi-Die系統(tǒng)實(shí)現(xiàn)預(yù)期的功能正確性,開(kāi)發(fā)者需要借助多種工具,而虛擬原型制作、分布式仿真、大容量硬件加速和加速系統(tǒng)驗(yàn)證等都是這方面的重要技術(shù)。







審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 存儲(chǔ)器
    +關(guān)注

    關(guān)注

    38

    文章

    7643

    瀏覽量

    166759
  • eda
    eda
    +關(guān)注

    關(guān)注

    71

    文章

    2907

    瀏覽量

    176878
  • SoC芯片
    +關(guān)注

    關(guān)注

    1

    文章

    640

    瀏覽量

    35727
  • RTL
    RTL
    +關(guān)注

    關(guān)注

    1

    文章

    389

    瀏覽量

    60855
  • 自動(dòng)駕駛
    +關(guān)注

    關(guān)注

    788

    文章

    14257

    瀏覽量

    170086

原文標(biāo)題:Multi-Die系統(tǒng)驗(yàn)證很難嗎?

文章出處:【微信號(hào):Synopsys_CN,微信公眾號(hào):新思科技】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    HMC347A-Die單刀雙擲(SPDT)

    HMC347A-Die單刀雙擲(SPDT)HMC347A-Die 是ADI生產(chǎn)制造的一款寬帶、非反射式、砷化鎵(GaAs)假晶高電子遷移率晶體管(pHEMT)單刀雙擲(SPDT)單片微波集成電路
    發(fā)表于 06-20 09:49

    新思科技硬件加速驗(yàn)證技術(shù)日即將來(lái)襲

    在AI、HPC、智能汽車(chē)高速迭代的驅(qū)動(dòng)下,全球半導(dǎo)體行業(yè)正面臨千億門(mén)級(jí)芯片設(shè)計(jì)復(fù)雜度與上億行代碼級(jí)系統(tǒng)驗(yàn)證的雙重壓力。如何加快從芯片到系統(tǒng)的全面驗(yàn)證與實(shí)現(xiàn),已成為定義下一代芯片創(chuàng)新的核心命題。
    的頭像 發(fā)表于 05-08 10:09 ?338次閱讀

    利用新思科技Multi-Die解決方案加快創(chuàng)新速度

    Multi-Die設(shè)計(jì)是一種在單個(gè)封裝中集成多個(gè)異構(gòu)或同構(gòu)裸片的方法,雖然這種方法日益流行,有助于解決與芯片制造和良率相關(guān)的問(wèn)題,但也帶來(lái)了一系列亟待攻克的復(fù)雜性和變數(shù)。尤其是,開(kāi)發(fā)者必須努力確保
    的頭像 發(fā)表于 02-25 14:52 ?669次閱讀
    利用新思科技<b class='flag-5'>Multi-Die</b>解決方案加快創(chuàng)新速度

    新思科技助力下一代數(shù)據(jù)中心AI芯片設(shè)計(jì)

    Multi-Die設(shè)計(jì)正成為增強(qiáng)數(shù)據(jù)中心現(xiàn)代計(jì)算性能、可擴(kuò)展性和靈活性的關(guān)鍵解決方案。通過(guò)將傳統(tǒng)的單片設(shè)計(jì)拆分為更小的異構(gòu)或同構(gòu)芯片(也稱(chēng)小芯片),開(kāi)發(fā)者可以針對(duì)特定任務(wù)優(yōu)化每個(gè)組件,進(jìn)而
    的頭像 發(fā)表于 02-20 09:17 ?415次閱讀
    新思科技助力下一代數(shù)據(jù)中心AI芯片設(shè)計(jì)

    新思科技與英特爾攜手完成UCIe互操作性測(cè)試

    IP(知識(shí)產(chǎn)權(quán))的40G UCIe解決方案。這一成果標(biāo)志著新思科技在Multi-Die(多芯片組件)解決方案領(lǐng)域取得了重大進(jìn)展,進(jìn)一步鞏固了其在技術(shù)創(chuàng)新先驅(qū)中的領(lǐng)先地位。 一直以來(lái),新思科技都專(zhuān)注于為
    的頭像 發(fā)表于 02-18 14:18 ?420次閱讀

    新思科技全新40G UCIe IP解決方案助力Multi-Die設(shè)計(jì)

    隨著物理極限開(kāi)始制約摩爾定律的發(fā)展,加之人工智能不斷突破技術(shù)邊界,計(jì)算需求和處理能力要求呈現(xiàn)爆發(fā)式增長(zhǎng)。為了賦能生成式人工智能應(yīng)用,現(xiàn)代數(shù)據(jù)中心不得不采用Multi-Die設(shè)計(jì),而這又帶來(lái)了許多技術(shù)要求,包括高帶寬和低功耗Die-to-Die連接。
    的頭像 發(fā)表于 02-18 09:40 ?489次閱讀

    新思科技助力晶圓代工廠迎接Multi-Die設(shè)計(jì)浪潮

    過(guò)去幾十年來(lái),單片芯片一直是推動(dòng)技術(shù)進(jìn)步的主力。但就像工業(yè)革命期間,役畜被更高效強(qiáng)大的機(jī)器所取代一樣,半導(dǎo)體行業(yè)如今也處于類(lèi)似變革的階段。
    的頭像 發(fā)表于 02-15 10:57 ?614次閱讀

    利用Multi-Die設(shè)計(jì)的AI數(shù)據(jù)中心芯片對(duì)40G UCIe IP的需求

    ,我們估計(jì)需要6000到8000個(gè)A100 GPU歷時(shí)長(zhǎng)達(dá)一個(gè)月才能完成訓(xùn)練任務(wù)?!辈粩嗵岣叩腍PC和AI計(jì)算性能要求正在推動(dòng)Multi-Die設(shè)計(jì)的部署,將多個(gè)異構(gòu)或同構(gòu)裸片集成到一個(gè)標(biāo)準(zhǔn)或高級(jí)封裝中
    的頭像 發(fā)表于 01-09 10:10 ?1037次閱讀
    利用<b class='flag-5'>Multi-Die</b>設(shè)計(jì)的AI數(shù)據(jù)中心芯片對(duì)40G UCIe IP的需求

    新思科技Multi-Die系統(tǒng)如何滿足現(xiàn)代計(jì)算需求

    的處理需求。為此,我們不斷創(chuàng)新工程技術(shù),Multi-Die系統(tǒng)也應(yīng)運(yùn)而生。這種在單一封裝中實(shí)現(xiàn)異構(gòu)集成的技術(shù)突破,不僅帶來(lái)了更優(yōu)越的系統(tǒng)功耗和性能,還提高了產(chǎn)品良率,加速了更多系統(tǒng)功能
    的頭像 發(fā)表于 12-19 10:34 ?584次閱讀

    快速部署原型驗(yàn)證:從子卡到調(diào)試的全方位優(yōu)化

    引言原型驗(yàn)證是一種在FPGA平臺(tái)上驗(yàn)證芯片設(shè)計(jì)的過(guò)程,通過(guò)在FPGA上實(shí)現(xiàn)芯片的設(shè)計(jì)原型,使得開(kāi)發(fā)人員可以在硬件完成之前提前開(kāi)始軟件開(kāi)發(fā)和系統(tǒng)驗(yàn)證。然而,如何快速確保在原型驗(yàn)證平臺(tái)上開(kāi)
    的頭像 發(fā)表于 09-30 08:04 ?1053次閱讀
    快速部署原型<b class='flag-5'>驗(yàn)證</b>:從子卡到調(diào)試的全方位優(yōu)化

    DDR4的單、雙DIE兼容,不做仿真行不行?

    高速先生成員--姜杰 地址信號(hào)一驅(qū)五的DDR4拓?fù)浜艹R?jiàn),可是,一驅(qū)五拓?fù)溥€要求單DIE、雙DIE顆粒兼容的你有見(jiàn)過(guò)嗎? 案例開(kāi)講之前,先簡(jiǎn)單介紹下DIE,英語(yǔ)學(xué)的好的同學(xué)都知道這個(gè)詞的意思不太吉利
    發(fā)表于 08-05 17:05

    新思科技ZeBu EP和HAPS-100 A12 FPGA的關(guān)鍵用例

    從用于人工智能工作負(fù)載的大型單片SoC到復(fù)雜的Multi-Die系統(tǒng),當(dāng)今的芯片設(shè)計(jì)對(duì)軟件和硬件驗(yàn)證提出了更大的挑戰(zhàn)。門(mén)的數(shù)量擴(kuò)展到數(shù)十億級(jí)別,若開(kāi)發(fā)者要想找出軟件和芯片缺陷與故障的根
    的頭像 發(fā)表于 07-18 11:04 ?1822次閱讀

    新思科技攜手英特爾推出可量產(chǎn)Multi-Die芯片設(shè)計(jì)解決方案

    提供了一個(gè)統(tǒng)一的協(xié)同設(shè)計(jì)與分析解決方案,通過(guò)新思科技3DIC Compiler加速?gòu)男酒?b class='flag-5'>系統(tǒng)的各個(gè)階段的多裸晶芯片設(shè)計(jì)的探索和開(kāi)發(fā)。此外,新思科技3DSO.ai與新思科技3DIC Compiler原生集成,實(shí)現(xiàn)了信號(hào)、電源和熱完整性的優(yōu)化,極大程度地提高了生產(chǎn)力并優(yōu)化系統(tǒng)
    的頭像 發(fā)表于 07-16 09:42 ?930次閱讀

    新思科技面向英特爾代工推出可量產(chǎn)的多裸晶芯片設(shè)計(jì)參考流程,加速芯片創(chuàng)新

    3DIC Compiler協(xié)同設(shè)計(jì)與分析解決方案結(jié)合新思科技IP,加速英特爾代工EMIB技術(shù)的異構(gòu)集成 摘要: 新思科技人工智能(AI)驅(qū)動(dòng)型多裸晶芯片(Multi-die)設(shè)計(jì)參考流程已擴(kuò)展至
    發(fā)表于 07-09 13:42 ?976次閱讀

    新思科技針對(duì)主要代工廠提供豐富多樣的UCIe IP解決方案

    ? 如今,摩爾定律逐漸放緩,開(kāi)發(fā)者憑借自身的聰明才智,探索到了一些突破物理極限的創(chuàng)新方法。Multi-Die設(shè)計(jì)便是其中之一,能夠異構(gòu)集成多個(gè)半導(dǎo)體芯片,提供更出色的帶寬、性能和良率。而
    的頭像 發(fā)表于 07-03 15:16 ?1334次閱讀

    電子發(fā)燒友

    中國(guó)電子工程師最喜歡的網(wǎng)站

    • 2931785位工程師會(huì)員交流學(xué)習(xí)
    • 獲取您個(gè)性化的科技前沿技術(shù)信息
    • 參加活動(dòng)獲取豐厚的禮品