在當(dāng)今時(shí)代,摩爾定律帶來(lái)的收益正在不斷放緩,而Multi-Die系統(tǒng)提供了一種途徑,通過(guò)在單個(gè)封裝中集成多個(gè)異構(gòu)裸片(小芯片),能夠?yàn)橛?jì)算密集型應(yīng)用降低功耗并提高性能。正因如此,Multi-Die系統(tǒng)正迅速成為超大規(guī)模用戶(hù)、自動(dòng)駕駛汽車(chē)開(kāi)發(fā)者和移動(dòng)設(shè)備開(kāi)發(fā)者的首選架構(gòu)。
雖然Multi-Die系統(tǒng)開(kāi)發(fā)可以遵循與單片式SoC類(lèi)似的驗(yàn)證流程,但是每一步都必須從單個(gè)裸片到整個(gè)系統(tǒng)的角度進(jìn)行綜合考慮。這是否意味著Multi-Die系統(tǒng)的驗(yàn)證會(huì)更加困難?當(dāng)然,開(kāi)發(fā)者會(huì)遇到一些獨(dú)特的挑戰(zhàn),但只要運(yùn)用合適的框架、流程和技術(shù),這些挑戰(zhàn)都是可以克服的。
Multi-Die系統(tǒng)驗(yàn)證的三大挑戰(zhàn)
Multi-Die系統(tǒng)可能包括:
通過(guò)中介層連接多個(gè)小芯片的2.5D封裝
具有規(guī)則結(jié)構(gòu)的3D堆疊(如存儲(chǔ)器和FPGA)
安裝在中介層/橋接上的異構(gòu)堆疊
遞歸復(fù)合構(gòu)造方式,其本質(zhì)上是多層彼此堆疊,通過(guò)對(duì)系統(tǒng)進(jìn)行分區(qū)來(lái)平衡吞吐量和能耗
這些配置都分別代表了一種組合方式,它們通過(guò)通信結(jié)構(gòu)相互連接各種單獨(dú)制造的裸片來(lái)實(shí)現(xiàn)大規(guī)模設(shè)計(jì)。此外,開(kāi)發(fā)者還需要考慮一系列新組件,其中包括凸塊、微凸塊、硅通孔(TSV)、中介層和互連橋接。由于規(guī)模和復(fù)雜性增加,單片式SoC中常用的增量式優(yōu)化設(shè)計(jì)流程在這里行不通。對(duì)于單片式SoC,在架構(gòu)設(shè)計(jì)完成后,開(kāi)發(fā)者通常會(huì)編寫(xiě)RTL和測(cè)試,發(fā)現(xiàn)潛在的問(wèn)題,并根據(jù)需要更改架構(gòu)和循環(huán)重復(fù)這三個(gè)步驟。然后,開(kāi)發(fā)者會(huì)進(jìn)行綜合、時(shí)序分析、再次更改、功耗估算、再次更改等等工作。這些增量式優(yōu)化步驟會(huì)一直持續(xù)下去,直到設(shè)計(jì)方案趨于完善并成為物理芯片。但這樣的流程并不適合Multi-Die系統(tǒng)架構(gòu),因?yàn)樵贛ulti-Die系統(tǒng)架構(gòu)中,所有裸片都已制造完成,并且所有組件都必須從系統(tǒng)級(jí)角度進(jìn)行驗(yàn)證。因此,開(kāi)發(fā)者需要將系統(tǒng)級(jí)聚合概念整合到這一流程中。
下面將重點(diǎn)介紹Multi-Die系統(tǒng)驗(yàn)證的三大挑戰(zhàn)以及如何克服這些挑戰(zhàn):
1. 系統(tǒng)驗(yàn)證必須驗(yàn)證架構(gòu)設(shè)計(jì)期間所作的假設(shè),需要考慮的參數(shù)包括Die-to-Die通信、延遲、抖動(dòng)、一致性、功耗、交付承諾以及錯(cuò)誤。相比之下,單片式SoC只需要考慮延遲。采用標(biāo)準(zhǔn)Die-to-Die接口(比如通用芯?;ミB技術(shù)(UCIe)IP以及驗(yàn)證IP)可以緩解簡(jiǎn)化Multi-Die系統(tǒng)所面臨的這一挑戰(zhàn)。
2. 設(shè)計(jì)規(guī)模和復(fù)雜性加劇了驗(yàn)證難度。對(duì)此,可以借助可擴(kuò)展的仿真與硬件加速模型以及系統(tǒng)集成方法學(xué)來(lái)獲得所需的容量和性能。
3. 確定驗(yàn)證完成的時(shí)間是困難的。裸片層面的錯(cuò)誤無(wú)法在系統(tǒng)層面進(jìn)行修復(fù),因此必須對(duì)各個(gè)裸片進(jìn)行詳盡驗(yàn)證并實(shí)現(xiàn)全面的功能覆蓋。這樣一來(lái),系統(tǒng)級(jí)驗(yàn)證就可以使用明確的覆蓋模型,重點(diǎn)關(guān)注各種場(chǎng)景,例如,確保數(shù)據(jù)到達(dá)正確的位置并符合預(yù)期的吞吐量和延遲。
采用系統(tǒng)級(jí)驗(yàn)證方法搶占先機(jī)
作為最佳實(shí)踐,開(kāi)發(fā)者設(shè)計(jì)團(tuán)隊(duì)必須從整個(gè)系統(tǒng)的角度,對(duì)Multi-Die設(shè)計(jì)進(jìn)行建模、布局和驗(yàn)證。這時(shí),許多設(shè)計(jì)層面的考量和優(yōu)化方案(從水平/垂直分區(qū)及布局,到Die-to-Die通信、功耗和散熱考量)都必須從架構(gòu)角度做出決策。這些工作大部分都必須盡早執(zhí)行,以便能夠做出調(diào)整來(lái)優(yōu)化設(shè)計(jì),不然之后可能就無(wú)法再更改。一個(gè)端到端協(xié)同探索與協(xié)同優(yōu)化各種技術(shù)、架構(gòu)和算法的框架對(duì)于架構(gòu)探索十分有利,有助于快速估算一系列工作負(fù)載的PPA。
然而,在驗(yàn)證Multi-Die系統(tǒng)時(shí),在各個(gè)獨(dú)立模塊完成開(kāi)發(fā)和驗(yàn)證并且系統(tǒng)組裝完畢之后,還需要對(duì)系統(tǒng)進(jìn)行整體驗(yàn)證。這一流程與板級(jí)驗(yàn)證非常類(lèi)似,可以采用模塊化方法。
因此,Multi-Die系統(tǒng)驗(yàn)證應(yīng)重點(diǎn)關(guān)注以下方面:
涉及多個(gè)裸片的復(fù)雜功能
Multi-Die功能的性能表現(xiàn)
功能場(chǎng)景
基本功能測(cè)試是指對(duì)系統(tǒng)中所有裸片的RTL進(jìn)行組裝和仿真。但如果仿真可能存在編譯問(wèn)題(需要避免名稱(chēng)沖突)和容量問(wèn)題(計(jì)算服務(wù)器可能沒(méi)有足夠的內(nèi)存來(lái)構(gòu)建和執(zhí)行仿真),應(yīng)該怎么辦?可以復(fù)用和/或同步裸片級(jí)測(cè)試平臺(tái)嗎?仿真可以分布到多臺(tái)服務(wù)器上嗎?
在組裝Multi-Die系統(tǒng)進(jìn)行仿真時(shí),使用單個(gè)可執(zhí)行文件來(lái)仿真系統(tǒng)聚合是一種高效且有效的方法。然而,簡(jiǎn)單地將所有裸片編譯在一起很可能會(huì)引發(fā)名稱(chēng)沖突。如果能夠在單獨(dú)的庫(kù)中分析每個(gè)裸片,會(huì)怎樣呢?在這種情況下,多個(gè)裸片可以使用相同的名稱(chēng)(或模塊),而不會(huì)引發(fā)名稱(chēng)沖突。系統(tǒng)組裝應(yīng)該只需頂層組裝和配置文件,而無(wú)需更改裸片代碼。
解決容量和性能問(wèn)題
為了加快裸片的異構(gòu)集成速度,新思科技綜合的Multi-Die系統(tǒng)解決方案包括各種電子設(shè)計(jì)自動(dòng)化(EDA)和IP產(chǎn)品,支持早期架構(gòu)探索、快速的軟件開(kāi)發(fā)和系統(tǒng)驗(yàn)證、高效的裸片/封裝協(xié)同設(shè)計(jì)、穩(wěn)健健壯安全的Die-to-Die連接,并有助于提高制造水平和可靠性。對(duì)于Multi-Die系統(tǒng)驗(yàn)證,該解決方案的兩個(gè)關(guān)鍵組成部分是新思科技Platform Architect虛擬原型解決方案和新思科技VCS功能驗(yàn)證解決方案。Platform Architect解決方案支持進(jìn)行虛擬原型制作,從而實(shí)現(xiàn)早期架構(gòu)探索以及早期軟件開(kāi)發(fā)和硬件性能驗(yàn)證。
VCS解決方案具有表現(xiàn)非常出色的仿真和約束條件解算器引擎,能夠幫助開(kāi)發(fā)者實(shí)現(xiàn)驗(yàn)證流程左移,在設(shè)計(jì)周期的早期即可開(kāi)始驗(yàn)證。VCS解決方案還包含一項(xiàng)新的功能,支持通過(guò)多個(gè)可執(zhí)行文件將大型仿真任務(wù)分解為若干較小部分運(yùn)行,實(shí)現(xiàn)對(duì)Multi-Die系統(tǒng)的分布式仿真,從而解決驗(yàn)證容量與可擴(kuò)展性方面的問(wèn)題。新思科技的其中一家客戶(hù)表示,與傳統(tǒng)方案相比,分布式仿真方案使得多芯片GPU的仿真速度提高了2倍。
在Multi-Die系統(tǒng)領(lǐng)域,仿真與硬件加速系統(tǒng)的容量已經(jīng)成為了一個(gè)問(wèn)題,因?yàn)閱闻_(tái)計(jì)算服務(wù)器無(wú)法對(duì)系統(tǒng)中的所有裸片與內(nèi)存進(jìn)行仿真。分布式仿真可以解決這個(gè)問(wèn)題。新思科技的十億門(mén)級(jí)ZeBu模塊化硬件加速系統(tǒng)為開(kāi)發(fā)者提供了所需的容量,讓開(kāi)發(fā)者能夠以可擴(kuò)展和可伸縮的方式驗(yàn)證整個(gè)系統(tǒng),而云端混合硬件加速系統(tǒng)則提供了更多方法來(lái)減少容量限制并提供更高的吞吐量。
在驗(yàn)證流程的最后一步,開(kāi)發(fā)者需要將整個(gè)Multi-Die系統(tǒng)連接到實(shí)際的測(cè)試儀,或至少連接到代表現(xiàn)實(shí)運(yùn)行狀況的虛擬測(cè)試儀。只有這樣,系統(tǒng)才能得到充分驗(yàn)證。新思科技提供了各種模型、事務(wù)處理器(包括虛擬測(cè)試儀)和速度適配器,這些可以與硬件加速器搭配使用,從而加快系統(tǒng)驗(yàn)證速度。
總結(jié)
Multi-Die系統(tǒng)的出現(xiàn)讓開(kāi)發(fā)者能夠加速擴(kuò)展系統(tǒng)功能、降低開(kāi)發(fā)風(fēng)險(xiǎn)、縮短產(chǎn)品上市時(shí)間并更輕松地打造新的產(chǎn)品版本。由于Multi-Die系統(tǒng)的各個(gè)組件之間更加相互依賴(lài),驗(yàn)證流程也變得更為復(fù)雜。每個(gè)裸片都必須經(jīng)過(guò)充分的單獨(dú)驗(yàn)證,與此同時(shí),整個(gè)系統(tǒng)也必須經(jīng)過(guò)充分的整體驗(yàn)證。為確保Multi-Die系統(tǒng)實(shí)現(xiàn)預(yù)期的功能正確性,開(kāi)發(fā)者需要借助多種工具,而虛擬原型制作、分布式仿真、大容量硬件加速和加速系統(tǒng)驗(yàn)證等都是這方面的重要技術(shù)。
審核編輯:劉清
-
存儲(chǔ)器
+關(guān)注
關(guān)注
38文章
7643瀏覽量
166759 -
eda
+關(guān)注
關(guān)注
71文章
2907瀏覽量
176878 -
SoC芯片
+關(guān)注
關(guān)注
1文章
640瀏覽量
35727 -
RTL
+關(guān)注
關(guān)注
1文章
389瀏覽量
60855 -
自動(dòng)駕駛
+關(guān)注
關(guān)注
788文章
14257瀏覽量
170086
原文標(biāo)題:Multi-Die系統(tǒng)驗(yàn)證很難嗎?
文章出處:【微信號(hào):Synopsys_CN,微信公眾號(hào):新思科技】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
HMC347A-Die單刀雙擲(SPDT)
新思科技硬件加速驗(yàn)證技術(shù)日即將來(lái)襲
利用新思科技Multi-Die解決方案加快創(chuàng)新速度

新思科技助力下一代數(shù)據(jù)中心AI芯片設(shè)計(jì)

新思科技與英特爾攜手完成UCIe互操作性測(cè)試
新思科技全新40G UCIe IP解決方案助力Multi-Die設(shè)計(jì)
新思科技助力晶圓代工廠迎接Multi-Die設(shè)計(jì)浪潮
利用Multi-Die設(shè)計(jì)的AI數(shù)據(jù)中心芯片對(duì)40G UCIe IP的需求

新思科技Multi-Die系統(tǒng)如何滿足現(xiàn)代計(jì)算需求
快速部署原型驗(yàn)證:從子卡到調(diào)試的全方位優(yōu)化

評(píng)論