0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

一文詳解半導(dǎo)體制造工藝

LZL186118089567 ? 來(lái)源:SMT頂級(jí)人脈圈 ? 2023-12-07 10:33 ? 次閱讀

作為半導(dǎo)體制造的后工序,

封裝工藝包含:

背面研磨(Back Grinding)

劃片(Dicing)

芯片鍵合(Die Bonding)

引線鍵合(Wire Bonding)

成型(Molding)

這些工藝的順序可根據(jù)封裝技術(shù)的變化進(jìn)行調(diào)整、相互結(jié)合或合并。

芯片鍵合(die bonding)工藝,采用這種封裝工藝可在劃片工藝之后將從晶圓上切割的芯片黏貼在封裝基板(引線框架或印刷電路板)上。

1.什么是鍵合(Bonding)?

6a73acac-94a8-11ee-939d-92fbcf53809c.png

鍵合類(lèi)型

Wire Bonding

Bump bonding

Wedge Bonding

Solder Paste Dispensing

Flip chip Package Process typeIntroduction

倒裝芯片封裝工藝類(lèi)型介紹

6a7ee784-94a8-11ee-939d-92fbcf53809c.png

6a8d7196-94a8-11ee-939d-92fbcf53809c.png

(PI)-EHS2-FCBGA

(Passive Integrated Exposed 2 pieces of Heat Sink Flip Chip BGA)

無(wú)源集成裸露2片散熱片倒裝BGA

6a97e3d8-94a8-11ee-939d-92fbcf53809c.png

(PI)-EHS-FCBGA

(Passive Integrated Exposed Heat Sink Flip Chip BGA)

無(wú)源集成暴露式散熱器倒裝芯片BGA

6aa26a88-94a8-11ee-939d-92fbcf53809c.png

PI-EHS-MP-FCBGA

(Passive Integrated Exposed Heat Sink Multi Package Flip Chip)

無(wú)源集成暴露式散熱器多封裝倒裝芯片

6aba4810-94a8-11ee-939d-92fbcf53809c.png

MCM-FCBGA

(Multi-Chip-Module FCBGA)

多芯片模塊FCBGA

What’s C2 Flip Chip?

C2 is: Chip Connection

Chip is connected to substrate by copper post

Bump material type: copper post with solder plating

什么是C2倒裝芯片

C2是指:芯片,連接

芯片通過(guò)銅柱連接到基板上

凸點(diǎn)材質(zhì)類(lèi)型:銅柱鍍錫

6ac22cce-94a8-11ee-939d-92fbcf53809c.png

6ae0a280-94a8-11ee-939d-92fbcf53809c.png

What’s C4 Flip Chip?

C4 is: Controlled Collapsed Chip Connection

Chip is connected to substrate by RDL and Bump

Bump material type: solder, gold

什么是C4倒裝芯片

C4是指:受控,折疊,芯片,連接

芯片通過(guò)RDL和Bump連接到基板

凸點(diǎn)材質(zhì)類(lèi)型:焊錫、金

6b14103e-94a8-11ee-939d-92fbcf53809c.png

Main Features

Ball Pitch:0.15mm - 1.27mm

Ball diamete:0.01mm -0.20mm

Package size: up to 100mmx100mm

Substrate layer: 4-16 Layers

Ball Count: up to 2912

Target Market: CPUFPGA、Processor、 Chipset 、Memory、Router、 Switches、 and DSP etc.

主要特點(diǎn)

球間距:0.15毫米–1.27毫米

球直徑:0.01毫米-0.20毫米(10um-200um)

封裝尺寸:最大100mmx100mm

基材層:4-16層

球數(shù):最多2912

目標(biāo)市場(chǎng):CPU,F(xiàn)PGA,處理器芯片組、存儲(chǔ)器、路由器、交換機(jī)、和DSP等。

6b36406e-94a8-11ee-939d-92fbcf53809c.png

6b3e5d80-94a8-11ee-939d-92fbcf53809c.png

Main Benefits

Reduced Signal Inductance

Reduced Power/Ground Inductance

Higher Signal Density

Die Shrink & Reduced Package Footprint

High Speed and High thermal support

主要優(yōu)點(diǎn)

減小的信號(hào)電感

降低電源/接地電感

更高的信號(hào)密度

管芯收縮和減少封裝尺寸

高速和高熱支持

6b488d3c-94a8-11ee-939d-92fbcf53809c.png

半導(dǎo)體工藝中,"鍵合"是指將晶圓芯片固定于基板上。

6b50602a-94a8-11ee-939d-92fbcf53809c.png

鍵合工藝可分為傳統(tǒng)方法和先進(jìn)方法兩種類(lèi)型。

6b62d44e-94a8-11ee-939d-92fbcf53809c.jpg

傳統(tǒng)方法采用芯片鍵合(Die Bonding)(或芯片貼裝(Die Attach))和引線鍵合(Wire Bonding),而先進(jìn)方法則采用IBM于60年代后期開(kāi)發(fā)的倒裝芯片鍵合(Flip Chip Bonding)技術(shù)。

倒裝芯片鍵合技術(shù)將芯片鍵合與引線鍵合相結(jié)合,并通過(guò)在芯片焊盤(pán)上形成凸塊(Bump)的方式將芯片和基板連接起來(lái)。

6b784af4-94a8-11ee-939d-92fbcf53809c.png

就像發(fā)動(dòng)機(jī)用于為汽車(chē)提供動(dòng)力一樣,芯片鍵合技術(shù)通過(guò)將半導(dǎo)體芯片附著到引線框架(Lead Frame)或印刷電路板(PCB, Printed Circuit Board)上,來(lái)實(shí)現(xiàn)芯片與外部之間的電連接。完成芯片鍵合之后,應(yīng)確保芯片能夠承受封裝后產(chǎn)生的物理壓力,并能夠消散芯片工作期間產(chǎn)生的熱量。必要時(shí),必須保持恒定導(dǎo)電性或?qū)崿F(xiàn)高水平的絕緣性。

因此,隨著芯片尺寸變得越來(lái)越小,鍵合技術(shù)變得越來(lái)越重要。

2. 芯片鍵合步驟

6b93967e-94a8-11ee-939d-92fbcf53809c.png

芯片鍵合與倒裝芯片鍵合之間的比較

Package Process Flow封裝工藝流程

1. Dipping Flux 粘醮助焊劑

6b9e7206-94a8-11ee-939d-92fbcf53809c.png

2. ChipMount芯片貼裝

6bb03f4a-94a8-11ee-939d-92fbcf53809c.png

3.Reflow 回流焊接

6bbb59f2-94a8-11ee-939d-92fbcf53809c.png

4.Under fill底部填充膠涂覆

6bcc21ce-94a8-11ee-939d-92fbcf53809c.png

5.(Molding),Ball mount 植球

6bd6e262-94a8-11ee-939d-92fbcf53809c.png

6.Board separation分板

6be42b98-94a8-11ee-939d-92fbcf53809c.png

在芯片鍵合過(guò)程中,首先需在封裝基板上點(diǎn)上粘合劑。

6bfca3ee-94a8-11ee-939d-92fbcf53809c.jpg

接著,將芯片頂面朝上放置在基板上。與此相反,倒裝芯片鍵合則是一種更加先進(jìn)的技術(shù),首先,將稱(chēng)為"焊球(Solder Ball)"的小凸塊附著在芯片焊盤(pán)上。

6c06cfe0-94a8-11ee-939d-92fbcf53809c.png

其次,將芯片頂面朝下放置在基板上。在這兩種方法中,組裝好的單元將經(jīng)過(guò)一個(gè)被稱(chēng)為溫度回流(Temperature Reflow)的通道,該通道可隨著時(shí)間的推移調(diào)節(jié)溫度,以熔化粘合劑或焊球。然后,在其冷卻后將芯片(或凸塊)固定到基板上。

3.芯片拾取與放置(Pick & Place)

6c18cbfa-94a8-11ee-939d-92fbcf53809c.png

芯片拾取和放置

逐個(gè)移除附著在切割膠帶上數(shù)百個(gè)芯片的過(guò)程稱(chēng)為"拾取"。使用柱塞從晶圓上拾取合格芯片并將其放置在封裝基板表面的過(guò)程稱(chēng)為"放置"。這兩項(xiàng)任務(wù)合稱(chēng)為"拾取與放置",均在固晶機(jī)1上完成。完成對(duì)所有合格芯片的芯片鍵合之后,未移除的不合格芯片將留在切割膠帶上,并在框架回收時(shí)全部丟棄。在這個(gè)過(guò)程中,將通過(guò)在映射表2中輸入晶圓測(cè)試結(jié)果(合格/不合格)的方式對(duì)合格芯片進(jìn)行分類(lèi)。

4. 芯片頂出(Ejection)工藝

6c1cb3dc-94a8-11ee-939d-92fbcf53809c.png

芯片頂出工藝:在三個(gè)方向施加力時(shí)的放大圖

完成劃片工藝之后,芯片將被分割成獨(dú)立模塊并輕輕附著在切割膠帶(Dicing Tape)上。此時(shí),逐個(gè)拾取水平放置在切割膠帶上的芯片并不容易。因?yàn)榧词故褂谜婵找埠茈y輕易拾取芯片,如果強(qiáng)行拉出,則會(huì)對(duì)芯片造成物理?yè)p壞。

為此,可采用"頂出(Ejection)工藝",通過(guò)頂出裝置3對(duì)目標(biāo)芯片施加物理力,使其與其他芯片形成輕微步差,從而輕松拾取芯片。頂出芯片底部之后,可使用帶有柱塞的真空吸拾器從上方拉出芯片。與此同時(shí),使用真空吸拾器將切割膠帶底部拉起,以使晶圓保持平整。

5. 使用環(huán)氧樹(shù)脂(Epoxy)實(shí)現(xiàn)粘合的芯片鍵合工藝

在執(zhí)行芯片鍵合時(shí),可使用金或銀(或鎳)制成合金,特別是對(duì)于大型密封封裝。也可通過(guò)使用焊料或含有金屬的糊劑(Power Tr)進(jìn)行連接,或使用聚合物-聚酰亞胺(Polymer, Polyimide)進(jìn)行芯片鍵合。在高分子材料中,含銀糊狀或液體型環(huán)氧樹(shù)脂(Epoxy)相對(duì)易于使用且使用頻率較高。

使用環(huán)氧樹(shù)脂進(jìn)行芯片鍵合時(shí),可將極少量環(huán)氧樹(shù)脂精確地點(diǎn)在基板上。將芯片放置在基板上之后,通過(guò)回流(Reflow)或固化(Curing),在150°C至250°C的溫度條件下使環(huán)氧樹(shù)脂硬化,以將芯片和基板粘合在一起。此時(shí),若所使用環(huán)氧樹(shù)脂的厚度不恒定,則會(huì)因膨脹系數(shù)差異而導(dǎo)致翹曲(Warpage),從而引起彎曲或變形。因此,盡管使用少量環(huán)氧樹(shù)脂較為有利,但只要使用環(huán)氧樹(shù)脂就會(huì)發(fā)生不同形式的翹曲。

正因?yàn)槿绱?,一種使用晶片黏結(jié)薄膜(Die Attach Film, DAF)的先進(jìn)鍵合方法成為近年來(lái)的首選方法。盡管DAF具有價(jià)格昂貴且難以處理的缺點(diǎn),但卻易于掌握使用量,簡(jiǎn)化了工藝,因此使用率正在逐漸增加。

6. 使用晶片黏結(jié)薄膜(DAF)的芯片鍵合工藝

6c38c202-94a8-11ee-939d-92fbcf53809c.jpg

使用晶片黏結(jié)薄膜(DAF)的芯片鍵合工藝

DAF是一種附著在晶粒底部的薄膜。相比高分子材料,采用DAF可將厚度調(diào)整至非常小且恒定的程度。DAF不僅應(yīng)用于芯片和基板之間的鍵合,還廣泛應(yīng)用于芯片與芯片之間的鍵合,從而形成多晶片封裝(MCP)。換句話(huà)說(shuō),緊密粘合在芯片上的DAF等待切割工藝完成,然后在芯片鍵合過(guò)程中發(fā)揮自身的作用。

6c4454f0-94a8-11ee-939d-92fbcf53809c.jpg

從切割芯片的結(jié)構(gòu)來(lái)看,位于芯片底部的DAF支撐著芯片,而切割膠帶則以弱粘合力牽拉著位于其下方的DAF。在這種結(jié)構(gòu)中,要進(jìn)行芯片鍵合,就需要在移除切割膠帶上的芯片和DAF之后立即將晶粒放置在基板上,并且不得使用環(huán)氧樹(shù)脂。由于在此過(guò)程中可跳過(guò)點(diǎn)膠工序,因此環(huán)氧樹(shù)脂的利弊被忽略,取而代之的是DAF的利弊。

使用DAF時(shí),部分空氣會(huì)穿透薄膜,引起薄膜變形等問(wèn)題。因此,對(duì)處理DAF的設(shè)備的精度要求格外高。盡管如此,DAF仍然是首選方法,因?yàn)樗軌蚝?jiǎn)化工藝并提高厚度均勻性,從而降低缺陷率并提高生產(chǎn)率。

6c6dec0c-94a8-11ee-939d-92fbcf53809c.jpg

用于放置芯片的基板類(lèi)型(引線框架或印刷電路板)不同,執(zhí)行芯片鍵合的方向也存在很大差異。很久以前,基于PCB的基板已經(jīng)因其可應(yīng)用于小尺寸批量生產(chǎn)封裝而得到廣泛使用。相應(yīng)地,隨著鍵合技術(shù)的日益多樣化,用于烘干粘合劑的溫度曲線(Temperature Profile)也在不斷變化。其中一些具有代表性的鍵合方法包括加熱粘接和超聲波粘接。隨著集成技術(shù)的不斷提高,封裝工藝?yán)^續(xù)朝著超薄方向發(fā)展,封裝技術(shù)也變得多樣化。

6c7f1ffe-94a8-11ee-939d-92fbcf53809c.jpg

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 封裝
    +關(guān)注

    關(guān)注

    126

    文章

    7905

    瀏覽量

    142971
  • smt
    smt
    +關(guān)注

    關(guān)注

    40

    文章

    2901

    瀏覽量

    69272
  • 倒裝芯片
    +關(guān)注

    關(guān)注

    1

    文章

    91

    瀏覽量

    16252
  • 半導(dǎo)體制造
    +關(guān)注

    關(guān)注

    8

    文章

    402

    瀏覽量

    24071

原文標(biāo)題:【干貨】半導(dǎo)體封裝丨 后工序SMT端Flip chip solution倒裝芯片解決方案(2023精華版),你值得擁有!

文章出處:【微信號(hào):SMT頂級(jí)人脈圈,微信公眾號(hào):SMT頂級(jí)人脈圈】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    #半導(dǎo)體制造工藝 概述

    制造工藝半導(dǎo)體制造集成電路工藝
    電子技術(shù)那些事兒
    發(fā)布于 :2022年10月15日 13:57:11

    #半導(dǎo)體制造工藝 濺射:示例

    制造工藝半導(dǎo)體制造集成電路工藝
    電子技術(shù)那些事兒
    發(fā)布于 :2022年10月15日 14:41:00

    #半導(dǎo)體制造工藝 電氣特性

    IC設(shè)計(jì)制造工藝半導(dǎo)體制造
    電子技術(shù)那些事兒
    發(fā)布于 :2022年10月15日 15:55:45

    想了解半導(dǎo)體制造相關(guān)知識(shí)

    {:1:}想了解半導(dǎo)體制造相關(guān)知識(shí)
    發(fā)表于 02-12 11:15

    半導(dǎo)體制造工藝》學(xué)習(xí)筆記

    `《半導(dǎo)體制造工藝》學(xué)習(xí)筆記`
    發(fā)表于 08-20 19:40

    半導(dǎo)體制造

    制造半導(dǎo)體器件時(shí),為什么先將導(dǎo)電性能介于導(dǎo)體和絕緣體之間的硅或鍺制成本征半導(dǎo)體,使之導(dǎo)電性極差,然后再用擴(kuò)散工藝在本征
    發(fā)表于 07-11 20:23

    半導(dǎo)體制造技術(shù)經(jīng)典教程(英文版)

    半導(dǎo)體制造技術(shù)經(jīng)典教程(英文版)
    發(fā)表于 03-06 16:19

    半導(dǎo)體制

    制造方法,其實(shí)歸根究底,就是在矽半導(dǎo)體制造電子元器件,電子元器件包括很多品種:整流橋,二極管,電容等各種IC類(lèi),更復(fù)雜的還有整流模塊等等。ASEMI半導(dǎo)體的每
    發(fā)表于 11-08 11:10

    半導(dǎo)體制造的難點(diǎn)匯總

    是各種半導(dǎo)體晶體管技術(shù)發(fā)展豐收的時(shí)期。第個(gè)晶體管用鍺半導(dǎo)體材料。第個(gè)制造硅晶體管的是德州儀器公司。20世紀(jì)60年代——改進(jìn)
    發(fā)表于 09-02 18:02

    半導(dǎo)體制造工藝教程的詳細(xì)資料免費(fèi)下載

    本文檔的主要內(nèi)容詳細(xì)介紹的是半導(dǎo)體制造工藝教程的詳細(xì)資料免費(fèi)下載主要內(nèi)容包括了:1.1 引言 1.2基本半導(dǎo)體元器件結(jié)構(gòu) 1.3半導(dǎo)體器件工藝
    發(fā)表于 11-19 08:00 ?213次下載
    <b class='flag-5'>半導(dǎo)體制造</b><b class='flag-5'>工藝</b>教程的詳細(xì)資料免費(fèi)下載

    半導(dǎo)體制造教程之工藝晶體的生長(zhǎng)資料概述

    本文檔的主要內(nèi)容詳細(xì)介紹的是半導(dǎo)體制造教程之工藝晶體的生長(zhǎng)資料概述 、襯底材料的類(lèi)型1.元素半導(dǎo)體 Si、Ge…。2. 化合物半導(dǎo)體 G
    發(fā)表于 11-19 08:00 ?151次下載
    <b class='flag-5'>半導(dǎo)體制造</b>教程之<b class='flag-5'>工藝</b>晶體的生長(zhǎng)資料概述

    MEMS工藝——半導(dǎo)體制造技術(shù)

    MEMS工藝——半導(dǎo)體制造技術(shù)說(shuō)明。
    發(fā)表于 04-08 09:30 ?248次下載
    MEMS<b class='flag-5'>工藝</b>——<b class='flag-5'>半導(dǎo)體制造</b>技術(shù)

    兩種標(biāo)準(zhǔn)的半導(dǎo)體制造工藝介紹

    標(biāo)準(zhǔn)的半導(dǎo)體制造工藝可以大致分為兩種工藝。種是在襯底(晶圓)表面形成電路的工藝,稱(chēng)為“前端工藝
    發(fā)表于 03-14 16:11 ?7268次閱讀
    兩種標(biāo)準(zhǔn)的<b class='flag-5'>半導(dǎo)體制造</b><b class='flag-5'>工藝</b>介紹

    半導(dǎo)體制造CMP工藝后的清洗技術(shù)

    半導(dǎo)體芯片的結(jié)構(gòu)也變得復(fù)雜,包括從微粉化邊倒到三維化,半導(dǎo)體制造工藝也變得多樣化。其中使用的材料也被迫發(fā)生變化,用于制造
    發(fā)表于 03-21 13:39 ?4313次閱讀
    <b class='flag-5'>半導(dǎo)體制造</b>CMP<b class='flag-5'>工藝</b>后的清洗技術(shù)

    半導(dǎo)體制造工藝之光刻工藝詳解

    半導(dǎo)體制造工藝之光刻工藝詳解
    的頭像 發(fā)表于 08-24 10:38 ?2014次閱讀
    <b class='flag-5'>半導(dǎo)體制造</b><b class='flag-5'>工藝</b>之光刻<b class='flag-5'>工藝</b><b class='flag-5'>詳解</b>