什么是幀緩存(frmbuf)
在視頻處理系統(tǒng)中,將輸入的圖像以幀為單位儲存到存儲器(DDR)中,再根據(jù)輸出時序需求,讀取圖像并輸出,達到幀率變換、暫停顯示的目的。
在大部分應用中,視頻輸入輸出的數(shù)量通常都不止一組,也就是需要多個幀緩存進行視頻的存儲;
如果一個系統(tǒng)中存在多路視頻輸入,而只有一路視頻輸出,那么通常在幀緩存后還要將多路視頻疊加在一起才可以進行輸出;
常用的幀緩存設計
在常規(guī)的視頻處理平臺中,為了實現(xiàn)多路視頻的任意疊加,會將輸入到系統(tǒng)中的所有視頻都緩存到DDR中,進行疊加時,將所有圖層的完整視頻從DDR讀出,再根據(jù)層疊關系進行疊加;
優(yōu)點:
操作簡單
更改疊加位置時可以立刻響應
可拓展透明疊加功能
缺點:
每一個圖層都緩存完整的視頻,占用的DDR帶寬較大,尤其 是在多圖層系統(tǒng)中。
以FPGA實現(xiàn)存儲4K@60輸入,4K@60輸出的視頻為例:RGB444 24BIT像素
寫有效帶寬:3840*2160*24*60大約為12Gbit
讀有效帶寬:3840*2160*24*60大約為12Gbit
總的需要占用DDR帶寬為24Gbit。
審核編輯:劉清
-
FPGA
+關注
關注
1630文章
21798瀏覽量
606032 -
存儲器
+關注
關注
38文章
7528瀏覽量
164347 -
DDR
+關注
關注
11文章
715瀏覽量
65531 -
RGB
+關注
關注
4文章
801瀏覽量
58717
原文標題:在FPGA上關于DDR的幀緩存介紹
文章出處:【微信號:FPGA研究院,微信公眾號:FPGA研究院】歡迎添加關注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關推薦
基于FPGA的幀同步系統(tǒng)設計方案
![基于<b class='flag-5'>FPGA</b>的<b class='flag-5'>幀</b>同步系統(tǒng)設計方案](https://file1.elecfans.com//web2/M00/A6/68/wKgZomUMPYeABRueAAALY8w8HxI897.jpg)
基于FPGA與的VHDL語言驅(qū)動時序發(fā)生器與數(shù)據(jù)緩存器的一體化設計
![基于<b class='flag-5'>FPGA</b>與的VHDL語言驅(qū)動時序發(fā)生器與數(shù)據(jù)<b class='flag-5'>緩存</b>器的一體化設計](https://file.elecfans.com/web1/M00/81/8D/pIYBAFwuqquAX6-bAACXRX6L-is012.jpg)
LOTO示波器軟件PC緩存(波形錄制與回放)功能
視頻相鄰幀相減,怎么解決圖片緩存問題
【AC620 FPGA試用申請】以太網(wǎng)傳圖幀緩存設計
【AC620 FPGA試用體驗】+以太網(wǎng)傳圖幀緩存系統(tǒng)設計 附工程源碼(結(jié)項)
FPGA的圖像緩存部分電路是怎么寫的
幀差法FPGA實現(xiàn)原理
關于內(nèi)存可緩存性的疑問怎么解釋
如何完成基于FPGA技術的驅(qū)動時序發(fā)生器與數(shù)據(jù)緩存器的一體化設計?
幀同步系統(tǒng)的FPGA設計
基于FPGA的高速圖形幀存設計
![基于<b class='flag-5'>FPGA</b>的高速圖形<b class='flag-5'>幀</b>存設計](https://file.elecfans.com/web2/M00/49/08/pYYBAGKhtDSAeam1AAAUHeIr-xM044.jpg)
簡述OpenGL幀緩沖區(qū)多線(FBO)基本概念
LOTO示波器軟件PC緩存(波形錄制與回放)功能
![LOTO示波器軟件PC<b class='flag-5'>緩存</b>(波形錄制與回放)功能](https://file1.elecfans.com/web2/M00/E6/DA/wKgaomZFpEiAFKV5AABWtDMbxqY297.png)
評論