SiC – 速度挑戰(zhàn)

本文轉(zhuǎn)載自： UnitedSiC微信公眾號

功率轉(zhuǎn)換器可以使用不同技術(shù)的寬帶隙半導(dǎo)體，人們常常會比較這些半導(dǎo)體的開關(guān)速度和邊緣速率。速度越快，支持的運行頻率就越高、損耗就越低，功率轉(zhuǎn)換器磁性元件就越小，聽上去很美好。而在真實世界中，更快的dV/dt和di/dt也會成為一個問題，使您難以滿足EMI規(guī)格要求——極小的軌道值或寄生電感以及電路電容會產(chǎn)生振鈴，而且如果必須添加多個昂貴的大濾波器來突破發(fā)射限制，寬帶隙技術(shù)就變得沒那么有吸引力了。振鈴還會導(dǎo)致電壓過沖，從而可能造成損壞，至少會降低電壓安全裕度，因而必須使用額定電壓更高或更昂貴的器件，而這通常伴隨更高的導(dǎo)電損耗。

邊緣放緩會增加耗散

在實踐中，必須控制邊緣速率以避免過沖應(yīng)力，一個常見解決辦法是添加?xùn)艠O電阻，而且通常會使用二極管柵極控制方法讓電阻在打開瞬態(tài)和關(guān)閉瞬態(tài)具有不同的電阻值。當(dāng)然，這會降低電壓和電流邊緣速率以及內(nèi)部電壓過沖，但是會增加關(guān)閉時的電壓/電流重疊，從而提高耗散的功率，而且毫不影響振鈴持續(xù)時間，該時間發(fā)生在關(guān)閉瞬態(tài)和柵極驅(qū)動穩(wěn)定后。嘗試降低電感以盡量減小振鈴的努力也會因?qū)嶋H布局而失敗，因為實際布局需要實現(xiàn)安全分離并符合所選器件封裝類型。

緩沖電路是領(lǐng)跑技術(shù)

使用SiC FET時有更好的解決辦法，對于硬開關(guān)應(yīng)用，這個辦法是跨器件使用小RC緩沖電路，而對于軟開關(guān)，則是在開關(guān)處使用電容器，并跨直流鏈路軌使用RC緩沖電路。即使緩沖電路RC值小，也可以有效抑制振鈴，同時限制過沖并保持低損耗。圖1顯示的是在硬開關(guān)電路中緩沖電路將過沖值控制到與使用5歐姆柵極電阻時相同，但是卻阻尼卻好得多。與僅使用柵極電阻相比，關(guān)閉能量Eoff會減半，但是打開能量Eon會增加10%，因此，為了進(jìn)行公平比較，我們比較Etotal，結(jié)果表明整個緩沖電路方法更高效，同時能提高我們需要的阻尼。在真實電路中，如果ID是40A，開關(guān)頻率為100kHz，則使用緩沖電路并且沒有Rgoff的40毫歐SiC FET會耗散10.9W功率，低于僅使用5歐姆Rgoff時。在這兩種情況下，Rgon都設(shè)為5歐姆。對于軟開關(guān)應(yīng)用，采用簡單電容器緩沖電路時損耗甚至?xí)汀?/p>

從波形中可以看出，柵極電阻解決辦法還會增加從柵極驅(qū)動到漏極電壓上升之間的延遲，大約會從33ns延遲到104ns，而這會限制可以達(dá)到的最小占空比和高頻轉(zhuǎn)換器電路的運行范圍。

SiC FET用戶指南可加快緩沖電路值選擇

通過觀察振鈴波形可以輕松計算緩沖電路值，只需添加一個小的已知緩沖電路電容器C1，它的電容大約是SiC FET數(shù)據(jù)表輸出電容Coss的3倍，然后觀察頻率變化，再推斷出寄生電容C0，其中包含Coss、雜散電容和所有散熱貢獻(xiàn)。寄生電感L現(xiàn)在可以通過L-C諧振方程計算得出。可能的緩沖電路起始值為C1= 2 x C0，R=√(L/(C0+C1))。還可以在UnitedSiC網(wǎng)站上找到推薦值，請參見：《SiC FET用戶指南》。這里提供了各種產(chǎn)品在硬開關(guān)和軟開關(guān)的LLC和PSFB應(yīng)用以及一系列頻率下的值，可以調(diào)節(jié)這些值，以實現(xiàn)可接受的效率、電壓應(yīng)力和EMI的組合。

因此，您可以做好準(zhǔn)備，讓您的功率轉(zhuǎn)換器電路加速至高頻，并獲得較小的濾波和功率級磁性元件帶來的體積、重量和成本優(yōu)勢。所有這些都需要使用最佳SIC FET額定電壓來完成任務(wù)，并讓所含EMI達(dá)到可控級別。

審核編輯 黃宇