異構(gòu)集成時(shí)代半導(dǎo)體封裝技術(shù)的價(jià)值

隨著高性能半導(dǎo)體需求的不斷增加，半導(dǎo)體市場(chǎng)越來(lái)越意識(shí)到“封裝工藝”的重要性。 順應(yīng)發(fā)展潮流，SK海力士為了量產(chǎn)基于HBM（High Bandwidth Memory，高帶寬存儲(chǔ)器）的先進(jìn)封裝產(chǎn)品和開(kāi)發(fā)下一代封裝技術(shù)，盡力確保生產(chǎn)線投資與資源。一些曾經(jīng)專(zhuān)注于半導(dǎo)體存儲(chǔ)器制造技術(shù)的企業(yè)也紛紛布局封裝技術(shù)領(lǐng)域，其投資力度甚至超過(guò)專(zhuān)攻此類(lèi)技術(shù)的OSAT1（外包半導(dǎo)體組裝和測(cè)試）公司。這是因?yàn)?，越?lái)越多的企業(yè)深信封裝技術(shù)將會(huì)成為半導(dǎo)體行業(yè)及企業(yè)未來(lái)的核心競(jìng)爭(zhēng)力。

1 OSAT（Outsourced Semiconductor Assembly and Test, 外包半導(dǎo)體組裝和測(cè)試）：專(zhuān)門(mén)從事半導(dǎo)體封裝和測(cè)試業(yè)務(wù)的公司。

本文將以易于理解的語(yǔ)言來(lái)闡述封裝技術(shù)，幫助公眾不再因?yàn)閺?fù)雜難懂而對(duì)這項(xiàng)技術(shù)望而卻步。文章將探究封裝技術(shù)的意義、作用和演變過(guò)程，并探討SK海力士封裝技術(shù)的發(fā)展歷程以及由此引發(fā)的當(dāng)下對(duì)異構(gòu)集成的關(guān)注。最后，本文也將介紹SK海力士的未來(lái)技術(shù)發(fā)展方向。

封裝技術(shù)的意義和作用

首先，我們來(lái)看封裝工藝的四項(xiàng)主要功能。第一也是最基本的，保護(hù)半導(dǎo)體芯片免受外部沖擊或損壞。第二，將外部電源傳輸至芯片，以確保芯片的正常運(yùn)行。第三，為芯片提供線路連接，以便執(zhí)行信號(hào)輸入和輸出操作。第四，合理分配芯片產(chǎn)生的熱量，以確保其穩(wěn)定運(yùn)行。近來(lái)，散熱（Heat Dissipation）或熱分配功能的重要性與日俱增。

封裝的作用如圖1所示。例如，系統(tǒng)所需功能范圍與CMOS2（互補(bǔ)金屬氧化物半導(dǎo)體）提供的功能范圍之間存在顯著差距，但可通過(guò)封裝技術(shù)進(jìn)行彌補(bǔ)。同樣，系統(tǒng)所需容量（Density）和CMOS提供的容量之間也存在差距，而這一問(wèn)題也可借助封裝工藝加以解決，因?yàn)榉庋b工藝可提升密度（Density-up）從而提高CMOS的容量。換句話說(shuō)，封裝技術(shù)充當(dāng)著半導(dǎo)體器件（device）與系統(tǒng)之間的橋梁。因此，這種連接方法變得越來(lái)越重要。

2 CMOS（Complementary Metal Oxide Semiconductor, 互補(bǔ)金屬氧化物半導(dǎo)體）：一種集成電路設(shè)計(jì)，應(yīng)用于使用半導(dǎo)體技術(shù)的印刷電路板（PCB）。

圖1. 存儲(chǔ)器封裝彌補(bǔ)了器件和系統(tǒng)之間的范圍差距

封裝技術(shù)發(fā)展的三個(gè)階段：堆疊競(jìng)爭(zhēng)、性能競(jìng)爭(zhēng)、整合

封裝技術(shù)的發(fā)展歷程可以劃分為三個(gè)主要時(shí)期。過(guò)去，一個(gè)封裝中只包含一個(gè)裸片。因此，封裝操作比較簡(jiǎn)單，也沒(méi)有任何差異化因素，封裝技術(shù)的附加價(jià)值較低。然而，到了20世紀(jì)初，隨著向FBGA3（細(xì)間距球柵陣列）的轉(zhuǎn)變，多芯片堆疊封裝技術(shù)開(kāi)始盛行。這一時(shí)期可以被稱(chēng)為“堆疊競(jìng)爭(zhēng)時(shí)期”。由于可以將芯片相互堆疊，因此封裝形式變得更加多樣化，還根據(jù)存儲(chǔ)器芯片的不同組合開(kāi)發(fā)了各類(lèi)衍生產(chǎn)品。MCP4（多芯片封裝）也出現(xiàn)在這一時(shí)期，該技術(shù)可以將DRAM和NAND集成在同一封裝中。

3 FBGA（Fine-pitch Ball Grid Array, 細(xì)間距球柵陣列）：一種基于球柵陣列技術(shù)的集成電路表面貼裝型封裝（芯片載體）形式。其觸點(diǎn)更薄，主要用于系統(tǒng)級(jí)芯片設(shè)計(jì)。

4 MCP（Multi Chip Package, 多芯片封裝）：通過(guò)在一個(gè)封裝外殼內(nèi)垂直堆疊兩種或兩種以上不同類(lèi)型存儲(chǔ)器半導(dǎo)體形成的產(chǎn)品。

第二個(gè)時(shí)期始于2010年之后，當(dāng)時(shí)出現(xiàn)了一種利用芯片凸塊（Bump）的互連（Interconnection）方法。因此，運(yùn)行速度和器件屬性裕度（Margin）發(fā)生了變化。這一時(shí)期可以稱(chēng)為“性能競(jìng)爭(zhēng)時(shí)期”，因?yàn)樵?010年之前，封裝技術(shù)通常涉及金屬線連接，而凸塊的引入縮短了信號(hào)路徑（Signal Path），提高了速度。同時(shí)，采用TSV5（硅通孔）技術(shù)的堆疊方法大幅增加了I/O（輸入/輸出）數(shù)量，可連接10246 個(gè)wide I/O，即使在低電壓狀態(tài)下也可實(shí)現(xiàn)高速運(yùn)行。在性能競(jìng)爭(zhēng)時(shí)期，芯片性能依據(jù)封裝技術(shù)而異，這成為滿足客戶要求的重要因素。由于封裝技術(shù)可能影響企業(yè)的成敗，因此封裝技術(shù)的價(jià)值持續(xù)增長(zhǎng)。

第三也是最后一個(gè)時(shí)期始于2020年，是在先前所有封裝技術(shù)的基礎(chǔ)上發(fā)展起來(lái)的。這一時(shí)期可以被稱(chēng)為“整合時(shí)期”，需要借助技術(shù)將各類(lèi)芯片集成到同一封裝內(nèi)，還需要在整合系統(tǒng)時(shí)將多個(gè)部分連接至同一模塊。在這一時(shí)期，封裝技術(shù)本身已成為一種系統(tǒng)解決方案，可為客戶提供定制化的封裝解決方案，來(lái)實(shí)現(xiàn)小批量生產(chǎn)。從這一點(diǎn)來(lái)說(shuō)，封裝技術(shù)將成為決定企業(yè)成敗的關(guān)鍵因素。

5 TSV（Through-Silicon Via, 硅通孔）：一種在DRAM芯片內(nèi)鉆數(shù)千個(gè)細(xì)孔并通過(guò)垂直貫通的電極將上下兩層的通孔連接在一起的互聯(lián)技術(shù)。

6 1,024：標(biāo)準(zhǔn)DRAM最多包含64個(gè)I/O，而HBM3最多包含1024個(gè)wide I/O。

圖2. 封裝技術(shù)發(fā)展帶來(lái)的變化

SK海力士封裝技術(shù)的發(fā)展歷程

直到堆疊競(jìng)爭(zhēng)時(shí)期，SK海力士的封裝技術(shù)并未表現(xiàn)出顯著優(yōu)勢(shì)；而隨著性能競(jìng)爭(zhēng)時(shí)期的到來(lái)，SK海力士的封裝技術(shù)開(kāi)始在市場(chǎng)中嶄露頭角。CoC（芯片內(nèi)建芯片）7技術(shù)表現(xiàn)尤為突出，這項(xiàng)技術(shù)將凸塊互聯(lián) （Bump Interconnection）與引線鍵合（Wire Bonding）相結(jié)合，在提高運(yùn)行速度和降低成本方面實(shí)現(xiàn)了突破。如今，該技術(shù)已專(zhuān)門(mén)應(yīng)用于SK海力士高密度模塊的生產(chǎn)和量產(chǎn)。SK海力士還開(kāi)發(fā)了MR-MUF（批量回流模制底部填充）8技術(shù)并將其應(yīng)用于HBM產(chǎn)品中。通過(guò)這項(xiàng)技術(shù)確保了HBM 10萬(wàn)多個(gè)微凸塊互連的優(yōu)良質(zhì)量。此外，該封裝技術(shù)還增加了散熱凸塊的數(shù)量，同時(shí)由于其采用具有高導(dǎo)熱性的模制底部填充材料，與競(jìng)爭(zhēng)產(chǎn)品相比具有更加出色的散熱性能。這項(xiàng)技術(shù)的應(yīng)用鞏固了SK海力士在HBM市場(chǎng)的地位，并使SK海力士在HBM3市場(chǎng)占據(jù)領(lǐng)先地位。

7 CoC（Chip-on-Chip, 芯片內(nèi)建芯片）：是指在不使用TSV（硅通孔）技術(shù)的情況下，以電氣方式連接兩個(gè)（或以上）die的封裝技術(shù)。

8 MR-MUF（Mass Reflow Molded Underfill, 批量回流模制底部填充）：將半導(dǎo)體芯片貼附在電路上，并在堆疊芯片時(shí)使用“EMC (Epoxy Molding Compound, 液態(tài)環(huán)氧樹(shù)脂模塑料”填充芯片之間或芯片與凸塊之間間隙的工藝。截至目前，NCF技術(shù)已經(jīng)用于該工藝。NCF是一種在芯片之間使用薄膜進(jìn)行堆疊的方法。MR-MUF與NCF相比，導(dǎo)熱率高出兩倍左右，對(duì)工藝速度和良率都有很大影響。

在如今的融合時(shí)期，SK海力士正積極發(fā)展混合鍵合（Hybrid Bonding）技術(shù)，這種技術(shù)采用Cu-to-Cu（銅-銅）鍵合9替代焊接。此外，SK海力士也在研究采用Fan-out RDL（扇出型重新分配層）技術(shù)10等各種封裝技術(shù)的方案?；旌湘I合技術(shù)可以進(jìn)一步縮小間距11，同時(shí)作為一種無(wú)間隙鍵合（Gapless Bonding）技術(shù)，在芯片堆疊時(shí)不使用焊接凸塊（Solder Bump），因此在封裝高度上更具優(yōu)勢(shì)。此外，扇出型RDL技術(shù)適用于多個(gè)平臺(tái)，SK海力士計(jì)劃將該技術(shù)用于芯粒（Chiplet）12技術(shù)為基礎(chǔ)的集成封裝。線間距（Line Pitch）和多層（Multi-Layer）是扇出型技術(shù)的關(guān)鍵組成部分，SK海力士計(jì)劃到2025年將確保1微米以下或亞微米（Sub-micron）級(jí)水平的RDL技術(shù)。

9 Cu-to-Cu（Copper-to-Copper, 銅-銅）鍵合：封裝工藝的一種混合鍵合方法，可在完全不使用凸塊的情況下將間距縮小至10微米及以下。當(dāng)需要將封裝內(nèi)的die相互連接時(shí)，可在此工藝中采用銅-銅直接連接的方法。

10 RDL（Redistribution Layer, 重新分配層）：集成電路上形成的額外金屬布線層，旨在重新排列I/O焊盤(pán)，將焊盤(pán)重塑到所需位置，以便于在必要時(shí)操作焊盤(pán)。例如，芯片中心的凸塊陣列可重新分配到靠近芯片邊緣的位置。重新分配焊盤(pán)有助提高接觸密度，并實(shí)現(xiàn)后續(xù)封裝步驟。

11 間距：互連線之間中心到中心的最小距離

12 芯粒：該技術(shù)使用控制器或高速存儲(chǔ)器等將芯片分開(kāi)，并將它們作為單獨(dú)晶圓進(jìn)行制造，最后在封裝工藝中對(duì)它們進(jìn)行重新連接

圖3. SK海力士最新封裝技術(shù)

封裝技術(shù)將成為提供整體系統(tǒng)解決方案的重要手段，其功能不再局限于原始的芯片保護(hù)和電源供應(yīng)等功能。在不久的將來(lái)，各公司將依賴(lài)封裝技術(shù)助力其成為半導(dǎo)體行業(yè)的領(lǐng)軍者。幾年前，東亞地區(qū)一家大型晶圓代工企業(yè)使用集成式扇出型（Integrated fan-out, InFO）封裝技術(shù)建立起全新的系統(tǒng)級(jí)封裝（System-in-Package, SiP）業(yè)務(wù)，同時(shí)擴(kuò)大了晶圓代工銷(xiāo)售業(yè)務(wù)范圍。就像這家晶圓代工企業(yè)以生產(chǎn)控制器而聞名，SK海力士以生產(chǎn)HBM等高性能半導(dǎo)體存儲(chǔ)器著稱(chēng)。SK海力士在整合時(shí)期進(jìn)一步加強(qiáng)異構(gòu)集成和扇出型RDL技術(shù)等先進(jìn)封裝技術(shù)。不僅作為存儲(chǔ)器IDM（Integrated Device Manufacturer, 垂直集成制造）公司引領(lǐng)業(yè)界，進(jìn)一步成為引領(lǐng)未來(lái)半導(dǎo)體儲(chǔ)存器行業(yè)的“解決方案提供者（Solution Provider）”。

文章來(lái)源：SK海力士

審核編輯 黃宇