0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

高速信號(hào)是否需要走圓弧布線

jf_pJlTbmA9 ? 來源:信號(hào)完整性 ? 作者:信號(hào)完整性 ? 2023-11-27 14:25 ? 次閱讀

本文轉(zhuǎn)載自: 信號(hào)完整性微信公眾號(hào)

編者注:在高速PCB設(shè)計(jì)時(shí),經(jīng)常會(huì)遇到布線角度(圓弧、45°和直角)的問題,之前我們也有聊過這個(gè)問題。但是這一期我們更進(jìn)一步地用仿真做了一些研究,研究的結(jié)果可能有的會(huì)出乎一些工程師的意料。讓Mosman帶你耐心地閱讀全文,希望會(huì)有所收獲!

問題:在PCB布線中有三種常用的拐彎方式:直角、45度,圓弧(如下圖)。哪一種拐彎方式最好呢?這個(gè)問題根據(jù)經(jīng)驗(yàn)比較容易回答,大多數(shù)會(huì)是圓弧>雙45度>直角,但是經(jīng)驗(yàn)性的東西不能定性而且總是在一定范圍內(nèi)有效,只有通過全波電磁場(chǎng)求解器才能準(zhǔn)確地研究這個(gè)問題。單端走線拐彎不涉及到模態(tài)轉(zhuǎn)化,因此以差分線為例。

wKgaomVddoqAByCGAACTbp9z56o535.jpg

差分線拐彎時(shí)內(nèi)側(cè)和外側(cè)的走線長度不一樣,信號(hào)的延遲也不一樣,這是信號(hào)中部分差模成分轉(zhuǎn)化為共模成分的主要原因,然而拐彎處造成的阻抗不連續(xù)性也不能忽略,2.5D的電磁場(chǎng)求解器沒有辦法計(jì)算這部分效應(yīng)。

一、疊層

為了研究以上結(jié)構(gòu),在3D電磁場(chǎng)求解器Simbeor中創(chuàng)建所需要的模型。選擇常用的4層板,材料參數(shù):阻焊DK=3.3,LT=0.02,PP板Dk=3.3,LT=0.02,core內(nèi)芯DK=4.7,LT=0.02疊層設(shè)置如下

wKgZomVddoyAG7rLAAC_zWqe3Xo931.jpg

板材截面圖

wKgaomVddo6ARSj9AABxe5lNbr0604.jpg

二、結(jié)構(gòu)

1、90度拐角:

微帶線線寬15mil,線距22mil,兩根線的長度差是209.5mil

wKgZomVddo-AWkBqAACn-Fy0Eu4995.jpg

2、45度拐角

微帶線線寬15mil,線距22mil,兩根線的長度差63mil

wKgZomVddpCAaSLZAACcociBj-w995.jpg

3、圓弧拐角

微帶線線寬15mil,線距22mil,兩根線的長度差59mil

wKgaomVddpKAb37wAAChQJbhh5A909.jpg

三、仿真出結(jié)果

1、差模反射S[D1,D1]

wKgaomVddpSAbDouAAExobRR2qk755.jpg

2、差模插損S[D1,D2]

wKgZomVddpqAXEjpAAEvXBqXQbw005.jpg

3、近端模態(tài)轉(zhuǎn)換S[D1,C1]

wKgZomVddqGAFlnEAAE1-2FMmTc940.jpg

4、遠(yuǎn)端模態(tài)轉(zhuǎn)換S[D1,C2]

wKgZomVddqiAAAucAAE6UPCFxVU558.jpg

四、結(jié)論:

1、差模回?fù)p反而是45度拐角最好(不是圓弧),這可能在很多人意料之外;

2、差模插損圓角拐彎最好,45度也差不到哪里去,90度最差,設(shè)計(jì)的時(shí)候盡量避免90度,主要;

3、近端模態(tài)轉(zhuǎn)換,這個(gè)時(shí)候圓角最好,出人意料的是在10GHz之前的頻段,直角居然比45度要好;

4、遠(yuǎn)端模態(tài)轉(zhuǎn)換,這個(gè)時(shí)候直角最差,比另外兩種高出1.4dB,圓弧和45度很相近。但是不管是哪一種拐彎方式,到了20GHz的時(shí)候,遠(yuǎn)端模態(tài)轉(zhuǎn)換達(dá)到了-5dB,在28Gbps/56Gbps的高速串行總線中要對(duì)這種拐彎進(jìn)行補(bǔ)償。

五、補(bǔ)償拐角帶來的遠(yuǎn)端模態(tài)轉(zhuǎn)換的一種方式就是用另外一個(gè)轉(zhuǎn)向相反的拐彎來使得走線成一個(gè)中心對(duì)稱的形式。如下圖其中x=250mil,另外兩種拐角也做同樣的補(bǔ)償:

wKgaomVddqmAZuLWAABhRHMhmDs652.jpg

1、差模插損S[D1,D2]

wKgZomVddq2ADeyLAAECY35-k2k986.jpg

2、模態(tài)轉(zhuǎn)換

wKgZomVddq-AI024AAEJXjVY7i8929.jpg

以上總結(jié):1、補(bǔ)償之后的差模插損45度拐角在所有頻段都要略微比圓弧的好,90度最差;

2、補(bǔ)償之后的遠(yuǎn)端模態(tài)轉(zhuǎn)換達(dá)到了-16dB@20GHz,直角只比另外兩種稍微差一點(diǎn)。但是無論如何補(bǔ)償都不能降到很低以下了。這主要是因?yàn)橐坏┰斐赡B(tài)轉(zhuǎn)換,共模信號(hào)的傳播速度比差模要慢,相位可以補(bǔ)償,但是傳播速度用簡(jiǎn)單的走線幾何結(jié)構(gòu)補(bǔ)償不了。如果兩種模態(tài)的信號(hào)傳播速度相同(內(nèi)部strip line),那么情況要好很多了。

如果讓x=1000mil呢?

wKgaomVddrCAYg0KAAD4PMqvxnY619.jpg

這個(gè)時(shí)候遠(yuǎn)端模態(tài)轉(zhuǎn)換突然達(dá)到了-8dB,這已經(jīng)很大了。說明如果因?yàn)樽呔€造成差分線失配,必須盡快補(bǔ)償回來,x值越小,補(bǔ)償?shù)男Ч胶?。但是有的時(shí)候因?yàn)樽呔€方向原因,只有一個(gè)拐角,這個(gè)時(shí)候可以做如下圖的處理,在內(nèi)側(cè)繞蛇形線,快速將適配的補(bǔ)償回來。

wKgaomVddreAAxP4AABL4xgk7bE158.jpg

審核編輯 黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 布線
    +關(guān)注

    關(guān)注

    9

    文章

    796

    瀏覽量

    84975
  • 高速信號(hào)
    +關(guān)注

    關(guān)注

    1

    文章

    243

    瀏覽量

    18017
收藏 人收藏

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    高速PCB設(shè)計(jì)挑戰(zhàn) Allegro Skill布線功能 自動(dòng)創(chuàng)建match_group

    在進(jìn)行高速PCB設(shè)計(jì)的過程中,常常會(huì)遇到一個(gè)挑戰(zhàn),那就是高速信號(hào)的時(shí)序匹配問題。為了確保信號(hào)的同步到達(dá),設(shè)計(jì)者需要對(duì)特定的
    的頭像 發(fā)表于 06-16 11:54 ?720次閱讀
    <b class='flag-5'>高速</b>PCB設(shè)計(jì)挑戰(zhàn)  Allegro Skill<b class='flag-5'>布線</b>功能 自動(dòng)創(chuàng)建match_group

    高速PCB布局/布線的原則

    層三、網(wǎng)格中添加過孔避免熱點(diǎn)四、路由高速信號(hào)135°走線彎曲五、增加瓶頸區(qū)域外的線距離六、增加菊花鏈路(避免長存根)七、差分布線原則八、正和負(fù)信號(hào)間的緊密延遲偏差
    的頭像 發(fā)表于 05-28 19:34 ?1064次閱讀
    <b class='flag-5'>高速</b>PCB布局/<b class='flag-5'>布線</b>的原則

    USB示波器的高速接口測(cè)試需要哪些參數(shù)?

    在USB示波器進(jìn)行高速接口測(cè)試時(shí),需要關(guān)注的參數(shù)主要包括以下方面: 帶寬: 示波器的帶寬需至少為信號(hào)頻率的2.5倍,推薦5倍以確保信號(hào)完整性。例如,USB 2.0
    發(fā)表于 05-16 15:55

    高層數(shù)層疊結(jié)構(gòu)PCB的布線策略

    高層數(shù) PCB 的布線策略豐富多樣,具體取決于 PCB 的功能。這類電路板可能涉及多種不同類型的信號(hào),從低速數(shù)字接口到具有不同信號(hào)完整性要求的多個(gè)高速數(shù)字接口。從
    的頭像 發(fā)表于 05-07 14:50 ?545次閱讀
    高層數(shù)層疊結(jié)構(gòu)PCB的<b class='flag-5'>布線</b>策略

    高速PCB板的電源布線設(shè)計(jì)

    的合理布局布線進(jìn)行分析和探討。 純分享貼,有需要可以直接下載附件獲取完整資料! (如果內(nèi)容有幫助可以關(guān)注、點(diǎn)贊、評(píng)論支持一下哦~)
    發(fā)表于 04-29 17:31

    受控阻抗布線技術(shù)確保信號(hào)完整性

    核心要點(diǎn)受控阻抗布線通過匹配走線阻抗來防止信號(hào)失真,從而保持信號(hào)完整性。高速PCB設(shè)計(jì)中,元件與走線的阻抗匹配至關(guān)重要。PCB材料的選擇(如低損耗層壓板)對(duì)減少
    的頭像 發(fā)表于 04-25 20:16 ?624次閱讀
    受控阻抗<b class='flag-5'>布線</b>技術(shù)確保<b class='flag-5'>信號(hào)</b>完整性

    建議收藏,這31條PCB設(shè)計(jì)布線技巧

    相信大家在做PCB設(shè)計(jì)時(shí),都會(huì)發(fā)現(xiàn)布線這個(gè)環(huán)節(jié)必不可少,而且布線的合理性,也決定了PCB的美觀度和其生產(chǎn)成本的高低,同時(shí)還能體現(xiàn)出電路性能和散熱性能的好壞,以及是否可以讓器件的性能達(dá)到最優(yōu)等。本篇
    發(fā)表于 04-19 10:46

    高速信號(hào)如何判定?常見的高速信號(hào)有哪些?

    隨著信息技術(shù)的飛速發(fā)展,高速信號(hào)在互聯(lián)網(wǎng)傳輸、計(jì)算機(jī)內(nèi)部通信、移動(dòng)通信及衛(wèi)星通信等領(lǐng)域中廣泛應(yīng)用。那么,如何判定一個(gè)信號(hào)是否高速
    的頭像 發(fā)表于 02-11 15:14 ?537次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>信號(hào)</b>如何判定?常見的<b class='flag-5'>高速</b><b class='flag-5'>信號(hào)</b>有哪些?

    pcie布線對(duì)信號(hào)傳輸?shù)挠绊?/a>

    隨著計(jì)算機(jī)技術(shù)的發(fā)展,數(shù)據(jù)傳輸速度的要求越來越高。PCI Express(PCIe)作為一種高速串行計(jì)算機(jī)擴(kuò)展總線標(biāo)準(zhǔn),其性能和可靠性在很大程度上取決于布線設(shè)計(jì)。 1. 信號(hào)完整性(SI)
    的頭像 發(fā)表于 11-13 10:38 ?1215次閱讀

    高速信號(hào)測(cè)試知識(shí)分享

    什么是高速信號(hào) 隨著電子技術(shù)的飛速發(fā)展,信息交換的速度不斷提高,高速信號(hào)的頻率和復(fù)雜度也不斷增加,如何準(zhǔn)確測(cè)試和測(cè)量高速
    的頭像 發(fā)表于 11-08 11:50 ?878次閱讀

    在進(jìn)行高速信號(hào)放大設(shè)計(jì)時(shí),往往需要用到反饋電路,是否反饋電路越短越好?

    在進(jìn)行高速信號(hào)放大設(shè)計(jì)時(shí),往往需要用到反饋電路,是否反饋電路越短越好,不同封裝是否在這方面有不同優(yōu)勢(shì)?
    發(fā)表于 09-26 07:55

    功率地和信號(hào)地怎么布線

    在電子設(shè)計(jì)和布線中,功率地(Power Ground)和信號(hào)地(Signal Ground)是兩個(gè)非常重要的概念。功率地通常指的是為電路提供電源的地線,而信號(hào)地則是電路中用于信號(hào)參考的
    的頭像 發(fā)表于 09-06 10:17 ?2435次閱讀

    高速ADC PCB布局布線技巧分享

    高速模擬信號(hào)鏈設(shè)計(jì)中,印刷電路板(PCB)布局布線需??要考慮許多選項(xiàng),有些選項(xiàng)比其它選項(xiàng)更重要,有些選項(xiàng)??則取決于應(yīng)用。最終的答案各不相同,但在所有情況下,??設(shè)計(jì)工程師都應(yīng)盡量消除最佳做法
    的頭像 發(fā)表于 07-24 08:42 ?1399次閱讀
    <b class='flag-5'>高速</b>ADC PCB布局<b class='flag-5'>布線</b>技巧分享

    高速信號(hào)的定義和仿真驗(yàn)證分析

    在數(shù)字電路中, 高速信號(hào)通常指的是指在超過信號(hào)傳輸線上限頻率時(shí)會(huì)發(fā)生失真、波形變形或者數(shù)據(jù)丟失的信號(hào)。 這種高速
    的頭像 發(fā)表于 07-23 11:37 ?2740次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>信號(hào)</b>的定義和仿真驗(yàn)證分析

    高速信號(hào)傳輸中的抖動(dòng)和眼圖挑戰(zhàn)

    在《做信號(hào)鏈,你需要了解的高速信號(hào)知識(shí)(一)》中,我們探討了LVDS和JESD204B標(biāo)準(zhǔn)的優(yōu)勢(shì),這些標(biāo)準(zhǔn)在高速
    的頭像 發(fā)表于 07-03 10:29 ?1805次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>信號(hào)</b>傳輸中的抖動(dòng)和眼圖挑戰(zhàn)

    電子發(fā)燒友

    中國電子工程師最喜歡的網(wǎng)站

    • 2931785位工程師會(huì)員交流學(xué)習(xí)
    • 獲取您個(gè)性化的科技前沿技術(shù)信息
    • 參加活動(dòng)獲取豐厚的禮品